最佳化訊號鏈的電源系統：雜訊容忍度有多大？

作者 : Pablo Perez, Jr. 和 Patrick Errgy Pasaquian，ADI資深應用工程師

從5G到工業應用，隨著採集、傳送和儲存的資料越來越多，也在不斷擴大類比訊號處理元件的性能極限，有些甚至達到每秒10億次取樣(GSPS)。由於創新的步伐從未放緩，下一代電子解決方案將使解決方案體積進一步縮小，電源效率持續提升，並對雜訊性能提出更高的要求。

人們可能認為應該大幅減少或隔離各電源域(類比、數位、串列數位和數位輸入輸出(I/O))中產生的雜訊，以實現卓越的動態性能，但追求絕對較小雜訊可能會使收益遞減。設計人員如何知道電源的雜訊性能是否足夠？首先，需要量化元件的靈敏度，使電源頻譜輸出與該電源域要求匹配。知識就是力量：透過避免過度設計來節約設計階段，對設計會有很大的幫助。

本文概述如何量化訊號處理鏈中負載的電源雜訊靈敏度以及如何計算較大可接受電源雜訊。還會討論測量設定。最後將討論一些滿足電源域靈敏度和現實電源雜訊需求的策略。本系列的後續文章將深入詳細探討如何最佳化ADC、DAC和RF收發器的配電網路(PDN)。

瞭解並量化訊號處理負載對電源雜訊的靈敏度

電源最佳化的第一步是研究分析類比訊號處理元件對電源雜訊的真正靈敏度。其中包括瞭解電源雜訊對關鍵動態性能規格的影響，以及電源雜訊靈敏度的表徵 — 即電源調變比(PSMR)和電源電壓抑制比(PSRR)。

PSMR和PSRR顯示是否具有良好的電源抑制特性，但僅憑它們並不足以確定漣波應有多低。本文介紹如何利用PSMR和PSRR確定漣波容限閾值或最大允許電源雜訊。只有確定與電源頻譜輸出相互匹配的閾值才可能實現最佳化電源系統設計。如果確保電源雜訊低於其最大規格值，則最佳化電源不會降低每個類比訊號處理元件的動態性能。

電源雜訊對類比訊號處理元件的影響

設計人員應該瞭解電源雜訊對類比訊號處理元件的影響。這些影響可透過三個測量參數進行量化：

• 無雜散動態範圍(SFDR)
• 訊號雜訊(SNR)
• 相位雜訊(PN)

瞭解電源雜訊對這些參數的影響是最佳化電源雜訊規格的第一步。

無雜散動態範圍(SFDR)

電源雜訊可耦合到任何類比訊號處理系統的載波訊號中。電源雜訊的影響取決於其相對於頻域中載波訊號的強度。一種測量方法是SFDR，它代表能與較大干擾訊號區分開來的最小訊號 — 具體來講，就是載波訊號的幅度與最高雜散訊號幅度的比值，不管它在頻譜的哪個位置，都得出下式：

SFDR = 無雜散動態範圍(dB)
載波訊號 = 載波訊號幅度的均方根值(峰值或滿量程)
雜散訊號 = 頻譜中最高雜散幅度的均方根值
圖1：使用(a)乾淨電源和(b)雜訊電源兩種情況下，高速ADC的SFDR。

SFDR可以相對於滿量程(dBFS)或載波訊號(dBc)來指定。電源漣波耦合到載波訊號可產生干擾雜散訊號，這會降低SFDR。圖1以AD9208高速ADC為例，比較了採用乾淨電源和雜訊電源供電兩種情況下的SFDR性能。在這種情況下，當1MHz電源漣波作為調變雜散出現在ADC的快速傅立葉轉換(FFT)頻譜輸出的載波頻率附近時，電源雜訊會使SFDR降低約10dB。

訊號雜訊(SNR)

SFDR取決於頻譜中的最高雜散，而SNR則取決於頻譜內的總雜訊。SNR限制類比訊號處理系統識別低振幅訊號的能力，並且理論上受系統中轉換器解析度的限制。SNR在數學上定義為載波訊號位準與所有雜訊頻譜分量(前五次諧波和直流除外)之和的比值，其中：

SNR = 訊號雜訊(dB)
載波訊號 = 載波訊號的均方根值(峰值或滿量程)
頻譜雜訊 = 除前五次諧波之外的所有雜訊頻譜分量的均方根和

雜訊電源透過在載波訊號中耦合並在輸出頻譜中增加雜訊頻譜分量，可降低SNR。如圖2所示，當1MHz電源漣波在FFT輸出頻譜中產生頻譜雜訊分量時，AD9208高速ADC的SNR從56.8dBFS降低到51.7dBFS。

相位雜訊(PN)

相位雜訊是衡量訊號頻率穩定性的參數。理想情況下，振盪器應能夠在一定時間段內產生一組特定的穩定頻率。但是在現實世界中，訊號中總是存在一些小的干擾幅度和相位波動。這些相位波動或抖動分佈在頻譜中的訊號兩側。

相位雜訊可採用多種方式定義。在本文中，相位雜訊定義為單邊帶(SSB)相位雜訊，這是一種常用定義，其使用載波訊號偏移頻率的功率密度與載波訊號總功率的比值，其中：

SSB PN = 單邊帶相位雜訊(dBc/Hz)
邊帶功率密度 = 載波訊號偏移頻率下每1 Hz頻寬的雜訊功率(W/Hz)
載波功率 = 總載波功率(W)
圖2：使用(a)乾淨電源和(b)雜訊電源兩種情況下，AD9208高速ADC的SNR。

圖3：(a)輸出雜訊量有顯著差異的兩個不同電源。(b)分別由這兩個電源供電時，ADRV9009產生的相位雜訊性能。

對於類比訊號處理元件，透過時脈電源電壓耦合到元件時脈中的電壓雜訊會產生相位雜訊，進而影響內部本振(LO)的頻率穩定性。這擴大了頻譜中LO頻率的範圍，增加了與載波相對應的偏移頻率下的功率密度，從而增加了相位雜訊。

圖3比較由兩個不同電源供電時ADRV9009 收發器的相位雜訊性能。圖3a顯示兩個電源的雜訊頻譜，圖3b顯示產生的相位雜訊。兩個電源都基於採用展頻(SSFM)的LTM8063 µModule穩壓器。SSFM的優勢在於，透過將基頻分佈在一定範圍內，可改善轉換器的基波切換頻率及其諧波的雜訊性能。從圖3a中可以看出這一點 — 注意在1MHz及其諧波處具有相對較寬的雜訊峰值。需要權衡考量的一點是，SSFM的三角波調變頻率會產生低於100kHz的雜訊 — 注意峰值從2kHz左右開始。

備用電源增加一個低通濾波器以抑制高於1MHz的雜訊，增加一個ADP1764低壓差(LDO)後置穩壓器以減少整體雜訊基底，特別是低於10kHz的雜訊(主要是SSFM產生的雜訊)。由於額外濾波，整體電源雜訊獲得改善，從而增強了10kHz偏移頻率以下的相位雜訊性能，如圖3b所示。

類比訊號處理元件的電源雜訊靈敏度

負載對電源漣波的靈敏度可以透過兩個參數來量化：電源電壓抑制比(PSRR)，以及電源調變比(PSMR)。

電源電壓抑制比(PSRR)

PSRR表示元件在一定頻率範圍內衰減電源接腳雜訊的能力。通常，有兩種類型的PSRR：靜態(直流)PSRR和動態(交流)PSRR。直流PSRR用於衡量直流電源電壓變化引起的輸出失調變化。這一點幾乎無需關注，因為電源系統應該會為負載提供穩定調節的直流電壓。另一方面，交流PSRR表示元件在一定頻率範圍內抑制直流電源中交流訊號的能力。

交流PSRR透過在元件的電源引註腳入正弦波訊號，並觀察在注入頻率下出現在資料轉換器/收發器輸出頻譜雜訊基底上的誤差雜散來確定(圖4)。交流PSRR定義為測得的注入訊號幅度與輸出頻譜上相應的誤差雜散幅度之比，其中：

誤差雜散 = 注入漣波引起的輸出頻譜中的雜散幅度
注入漣波 = 在輸入電源接腳處耦合並測量的正弦波幅度

圖4：電源漣波引起的類比訊號處理元件輸出頻譜中的誤差雜散。

圖5所示為典型PSRR設定的方塊圖。以AD9213 10GSPS高速ADC為例，在1.0V類比電源軌上主動耦合1MHz、13.3mV峰對峰值正弦波。在ADC的–108 dBFS FFT頻譜雜訊基底之上出現相應的1MHz數位化雜散。1MHz數位化雜散為–81dBFS，對應的峰對峰值電壓為124.8μV，參考1.4V峰對峰值的類比輸入滿量程範圍。使用公式4計算1MHz的交流PSRR，得到1MHz的交流PSRR為40.5dB。圖6顯示了AD9213 1.0 V AVDD軌的交流PSRR。

圖5：PSRR/PSMR測試設定的簡化方塊圖。

圖6：1.0V AVDD軌的AD9213高速ADC交流PSRR。

電源調變比(PSMR)

PSMR對類比訊號處理元件的影響與PSRR不同。PSMR表示使用RF載波訊號進行調變時，元件對電源雜訊的靈敏度。這種效應可以看作是施加於元件的載波頻率周圍的調變雜散，表現為載波邊帶。

電源調變透過使用線路注入器/耦合電路將輸入漣波訊號與乾淨的直流電壓相互結合來實現。電源漣波作為正弦波訊號從訊號發生器注入電源接腳。調變到RF載波的正弦波產生邊帶雜散，其偏移頻率等於正弦波頻率。雜散水平受正弦波幅度和元件靈敏度的影響。簡化的PSMR測試設定與PSRR的相同，如圖5所示，但輸出主要顯示載波頻率及其邊帶雜散，如圖7所示。PSMR定義為電源注入漣波幅度與載波周圍調變邊帶雜散幅度的比值，其中：

調變雜散 = 注入漣波引起的載波頻率邊帶雜散幅度
注入漣波 = 在輸入電源接腳處耦合並測量的正弦波幅度

圖7：電源漣波引起的載波訊號中的調變邊帶雜散。

 假設AD9175 12.6GSPS高速DAC在100MHz載波下工作，在1.0V AVDD軌上主動耦合約3.05mV峰對峰值的10MHz電源漣波。載波訊號的邊帶中出現相應的24.6μV峰對峰值調變雜散，偏移頻率等於約10MHz的電源漣波頻率。使用公式5計算10MHz的PSMR，得到41.9dB。圖8顯示通道DAC0在各種載波頻率下的AD9175 1.0V AVDD軌PSMR。

圖8：1.0V AVDD軌(通道DAC0)的AD9175高速DAC PSMR。

確定最大允許電源漣波

PSMR可與受電元件的基準閾值相結合，用於確定類比訊號處理元件的每個電源域的最大允許電壓漣波。基準閾值本身可以是幾個值之一，代表元件可容忍而不會明顯影響其動態性能的允許雜散位準(由電源漣波引起)。此雜散位準可以是無雜散動態範圍(SFDR)，最低有效位(LSB)的百分比或輸出頻譜雜訊基底。公式6顯示最大允許輸入漣波(VR_MAX)與PSMR和各元件測得的雜訊基底呈函數關係，其中：

VR_MAX = 在輸出頻譜雜訊基底中產生雜散之前各個電源軌上的最大允許電壓漣波
PSMR = 目標電源軌的雜訊靈敏度(dB)
閾值 = 預定義的基準閾值(本文中為輸出頻譜雜訊基底)

例如，AD9175的輸出頻譜雜訊基底約為1μV峰對峰值。1800MHz載波在10MHz漣波下的PSMR約為20.9dB。使用公式6，元件電源接腳中可容忍而不會降低其動態性能的最大允許漣波為11.1μV峰對峰值。

圖9顯示LT8650S降壓型Silent Switcher穩壓器(具有和沒有輸出LC濾波器)的頻譜輸出和AD9175 1.0V AVDD軌的最大允許漣波的組合結果。穩壓器頻譜輸出包含基波切換頻率及其諧波處的雜散。直接為AD9175供電的LT8650S產生超過最大允許閾值的基頻，導致在輸出頻譜中產生調變邊帶雜散，如圖10所示。只需增加一個LC濾波器就可以將切換雜散降至最大允許漣波以下，如圖11所示。

圖9：LT8650S在1.0 V AVDD軌上的電源頻譜輸出和最大允許電壓漣波的關係。

圖10：AD9175 DAC0在1800 MHz載波頻率下的輸出頻譜(使用LT8650S DC-DC Silent Switcher轉換器直接輸出到AVDD軌)。

圖11：AD9175 DAC0在1800 MHz載波頻率下的輸出頻譜(使用具有LC濾波器電源的LT8650S)。

結論

高速類比訊號處理元件卓越的動態性能很容易被電源雜訊削弱。為了避免系統性能下降，必須充份瞭解訊號鏈對電源雜訊的靈敏度。這可透過設定最大允許漣波來確定，最大允許漣波對於配電網路(PDN)設計非常重要。知道最大允許漣波閾值後，就可以採用各種方法來設計最佳化電源。如果最大允許漣波具有良好的餘裕，則PDN不會降低高速類比訊號處理元件的動態性能。