應用於SMPS之碳化矽功率晶體驅動電路設計

作者 : 張家瑞、黃正斌、張哲睿,英飛凌科技應用工程師

本文以無橋式圖騰極PFC電路為例,解釋閘極寄生尖波電壓及閘極負脈衝電壓的產生,並提供可靠且經驗證的驅動電路結構,能在不影響效率的前提下提高可靠度。

相較於矽(Si)功率晶體,碳化矽(SiC)功率晶體的閘極接面由於更高的電子陷阱(trap)及接面缺陷密度,其閘極臨界電壓的遲滯與漂移特性顯得特別嚴重,例如矽功率晶體的閘極臨界電壓遲滯僅數mV,而SiC功率晶體的閘極臨界電壓遲滯高達數百mV;矽晶體的閘極臨界電壓漂移並不明顯,反之,在未經適當的製程及參數調整及長時間的使用後,SiC功率晶體的閘極臨界電壓,可能達到數V,而且依照不同的閘極驅動電壓大小及閘極驅動電壓極性,會造成不同的閘極臨界電壓漂移量。

例如以直流(DC)正電壓驅動造成閘極臨界電壓的向上漂移,反之以DC負電壓驅動造成閘極臨界電壓的向下漂移。當SiC功率晶體閘極臨界電壓向上漂移,會造成SiC功率晶體的導通電阻隨著使用時間逐步增加,造成導通損耗的增加;反之,當SiC功率晶體閘極臨界電壓向下漂移,隨著使用時間逐步增加,會造成SiC功率晶體的誤導通及可靠度的降低。

上述是SiC功率晶體不同於傳統矽材料功率晶體的基本特性,SiC功率晶體製造商會將這些注意事項放到元件的資料手冊及應用需知,使用者在使用前必須先特別注意這些事項。為了確保SiC功率晶體能被正確使用,在SiC功率晶體的驅動電路中,必須分別注意所採用的驅動電壓及驅動電路架構。

矽材料功率晶體的閘極崩潰電壓與閘極二氧化矽層厚度呈正比,如1(a)矽功率晶體的閘極電壓最大DC閘極驅動電壓為±20V,最大交流(AC)閘極驅動電壓為±30V,並沒有電壓極性及時間長度的差異;反之,SiC功率晶體在驅動電壓的正負極性電壓及時間長度限制上,都有不同的限制。

圖1:(a)矽功率晶體的閘極電壓限制;(b) SiC功率晶體的閘極電壓限制。

若將SiC功率晶體在正負極性電壓及時間長度限制圖形化,可以得到如2,這是從零件參數角度來看的閘極電壓值及時間長度限制。

圖2:參數圖形化SiC功率晶體的閘極電壓限制。

從驅動電壓來看,實務上使用SiC功率晶體時,除了必須注意其閘極電壓限制規格,包括正負極性的最高限制DC電壓、AC電壓規格外,閘極臨界電壓的高低及SiC功率晶體所應用的電路架構才是決定驅動電路架構的重點。目前在SiC功率晶體依照採用不同晶粒(die)結構而有閘極氧化層厚薄之分,並產生不同閘極臨界電壓的高低差別。例如採用平面式結構的SiC功率晶體,其閘極臨界電壓相對偏低,約為2V左右,採用溝槽式結構的SiC功率晶體,其閘極臨界電壓較高,約為4~5V左右。

具有低閘極臨界電壓(2V)的平面式SiC功率晶體在推廣的過程經常強調驅動電路中負電壓的使用,以避免閘極臨界電壓的誤觸發造成功率晶體燒毀,當設計者選用具有約2V閘極臨界電壓的平面式SiC功率晶體時,憂心低閘極臨界電壓造成功率晶體的誤動作,誤以為任何一種電路都必須使用負電壓驅動,額外增加了電路的複雜度及成本。

從原理而言,使用負電壓驅動確實能提高截止時切換速度,降低功率晶體的截止損耗,如3(a)所示,為功率晶體採用傳統短路截止的方式,當功率晶體的VGS電壓接近0V時,放電電流(ISINK)也接近為0A,截止速度受限。反之,如3(b)所示,為功率晶體採用負電壓截止的方式,當功率晶體的VGS電壓接近0V時,放電電流仍然具有一定電流準位,這使功率晶體在截止過程中具有加速關斷的作用,能降低關斷損耗。

圖3:功率晶體(a)短路截止(b)負電壓等效電路及電壓/電流波形。

使用IMZA65R027M1H的參數進行模擬,得到結果如4所示。同樣使用3.5Ω驅動電阻與傳統的短路截止驅動電路相比,採用-5V的截止驅動電壓,可以改善25%的切換損耗;當採用5.6Ω的驅動電阻,無論採用-2V或是-5V截止驅動電壓,最大可以改善13%的切換損耗。值得注意的是,當負電壓愈大會造成更快的截止速度,在考慮截止時的汲-源級(VDS)電壓尖波時,負截止電壓並非愈大愈好,驅動電阻也必須同步加大。

圖4:不同負載電流下切換損耗值與負電壓驅動電壓的模擬結果。

另一方面,從SiC功率晶體來看,當負截止電壓愈大時,會對閘極臨界電壓漂移產生更大的影響,因此建議使用負截止電壓最大不要超過-2V,在長時間使用後雖有閘極臨界電壓的漂移,但其導通電阻的漂移可以控制在8%之內,仍然符合資料手冊內導通電阻的最大值,如5所示。

圖5:從導通電阻及閘極臨電壓漂移量來看最大適用的閘極導通及截止電壓。

SiC功率晶體的驅動電路設計除了考慮元件本身的參數、採用適當的驅動電壓,還必須依照其應用的功率級進行不同的驅動電路設計,例如在傳統的功因修正(PFC)電路中,除了功率晶體單端接地外,且不具有零電壓切換現象、出現本體二極體(body diode)的導通及硬截止條件,其功率晶體的汲-源級電壓(VDS)無論是導通或截止時的電壓狀態都由自身的閘極控制訊號決定,即使是使用較低閘極臨界電壓的平面式結構SiC功率晶體,也不需要使用任何負電壓截止電路。

然而,同時考慮負電壓從效率上帶來的好處及其對閘極臨界電壓漂移造成的影響,實務上最大可以採用-2V的截止電壓,以獲得相對較低的截止損耗及導通損耗。此外,在此電路架構中,除非驅動電路的迴路寄生電感太長,功率晶體的驅動波形不至於出現任何額外的電壓雜訊。

在考慮應用於橋式連接且具有本體二極體導通條件的零電壓切換電路架構,如無橋式圖騰極PFC電路的驅動電路時,由於其必然出現的負脈衝(undershoot)及VGS的寄生尖波(glitch),如6所示,使得驅動電路的設計及驅動電壓準位的選用都需要仔細考量,避免造成上下橋功率晶體的誤導通及燒毀,或是觸發最大負電壓限制值,如7所示。

圖 6:在無橋式圖騰極PFC電路開關出現的閘極驅動電壓寄生尖波及負脈衝。

圖7:結合應用電路架構來看SiC功率晶體的閘極電壓限制。

無橋式圖騰極PFC電路不僅用於交換式電源供應器(SMPS),為因應高效率逐漸被廣為使用的電路架構外,更是用來解釋SiC功率晶體驅動電路及閘極電壓限制條件的最好範例。無橋式圖騰極PFC電路必須採用低逆向回復電流特性的功率晶體如氮化鎵(GaN)或SiC功率晶體,肇因於電路架構中必然會出現本體二極體的導通及硬截止條件,進而在閘極電壓上會出現電壓寄生尖波及電壓負脈衝。如8所示,無橋式圖騰極PFC電路採用兩個矽功率晶體,如圖中的Q1及Q2,用取代低頻的整流器、兩個SiC功率晶體,如圖中的Q3及Q4,分別在輸入電壓的正負半週,分別做為高頻的控制開關及同步整流開關,用以控制電感的儲能及傳遞能量。

圖8:無橋式圖騰極PFC電路。

在無橋式圖騰極PFC電路中,位置相同的功率晶體會在AC輸入電壓位於不同極性時,扮演不同角色,例如在輸入電壓位於正半週時,功率晶體Q4為控制開關,而Q3為同步整流開關;反之在輸入電壓位於負半週時,功率晶體Q4為同步整流開關,而Q3為控制開關。針對控制開關,功率晶體的汲-源級電壓在截止時的電壓狀態是由自身的閘極控制訊號決定,而同步整流開關的汲-源級電壓在截止時的電壓狀態則由另一個功率晶體控制,其中值得注意的是在同步整流開關的閘極電壓會在控制開關導通及截止時分別出現閘極電壓的寄生尖波及負脈衝。

SiC功率晶體在實際使用時,閘極電壓寄生尖波的準位受到閘極臨界電壓的限制、閘極電壓負脈衝的準位受到最低閘極臨界電壓的限制,對於使用具有較低閘極臨界電壓的平面式SiC功率晶體而言,必須採用負電壓驅動,用以避免閘極電壓寄生尖波觸發到閘極臨界電壓,決定要使用多少截止負驅動電壓的決定因素是閘極電壓寄生尖波與閘極臨界電壓之間的絕對值大小,使用太多的負電壓準位會隨著使用時間愈長,造成閘極臨界電壓漂移愈多、導通電阻愈大、導通損耗愈高。

圖9:(a)閘極寄生尖波超過閘極臨界電壓圖例;(b)採用更多截止負電壓避免閘極電壓寄生尖波超過閘極臨界電壓。

SiC功率晶體的正/負DC驅動電壓,可以由驅動器的供應電壓來決定,而閘極電壓的寄生尖波及負脈衝準位是由SiC功率晶體的選用及驅動電路設計的優劣來產生,以下將分別說明之。

(a) 閘極電壓負脈衝

10,當AC輸入電壓為負半週時,此時功率晶體Q3為控制開關、Q4為同步整流開關,在區域(I)時,Q3導通,輸入電源將儲存能量在電感、在區域(II)時Q3截止,電感內的能量透過Q4釋放到輸出電容,其中當區域(I)結束、Q3截止時電感電流開始對Q4的CDS及CGD放電及Q3的CDS充電,此時兩功率晶體相連的電位VHB開始下降至0V,在VHB從高電壓下降的0V的過程中,CGD的放電電流流經閘極驅動電路迴路的寄生電感上造成閘極電壓的負脈衝,如8所示,從波形當中可以發現幾個現象:

(1) 負脈衝的時序與VHB下降的時序同步產生;

(2) 負脈衝的電壓幅度與寄生電感值有關;

(3)負脈衝的電壓幅度與VHB下降的斜率有關。

在不影響效率的大前提之下,可能的解決方案包括:

(1) 減少實際驅動迴路長度所造成的寄生電感量;

(2) 利用蕭特基二極體並聯於閘-源極之上,以減少流經寄生電感的電流量及感應電壓;

(3) 具有Miller Clamp的驅動器可以減少流經寄生電感的電流量及感應電壓。

另外,有些工程師習慣在閘-源極間額外並聯電容或是緩震電路(snubber)也可以減少負脈衝的電壓幅度,但是卻會造成切換損耗的增加,實務上這樣的做法雖然有效但並不建議。

圖10:閘極負脈衝電壓產生原理。

11所示,採用蕭特基二極體並聯於閘-源極間可以減少閘源極電壓負脈衝幅度及負電壓箝位值,負脈衝電壓振幅從3.3V改善至1V,而負脈衝準位,從-5.3V改善至-1.3V,對某些SiC功率晶體而言,可以從超過零件限制值變成符合零件設計規範。

圖11:閘-源極並聯蕭特基二極體並聯改善負脈衝電壓實例圖。

(b) 閘極電壓寄生尖波

12,當AC輸入電壓為負半週時,此時功率晶體Q3為控制開關、Q4為同步整流開關;在區域(I)時,Q4導通時電感上的能量透過Q4的通道釋到輸出電容、在區域(II)時Q4截止,電感內的能量透過Q4的本體二極體釋放到輸出電容,在區域(II)轉換為區域(III)的過程中,Q3開始導通,並針對Q4已經導通的本體二極體進行逆向回復,而後兩功率晶體相連間的電位VHB開始由0V上升到高電壓,在針對Q4的本體二極體進行逆向回復時,高斜率的電流會流進Q4的本體二透體、並透過CGD經閘極驅動電路迴路的寄生電感上造成閘極電壓的寄生尖波。

值得說明的是,很多文件認定閘極電壓的寄生尖波是來自於同步整流開關的VDS電壓透過極間電容CGD及Ciss進行分壓,即 。事實上,從13觀察得知,閘極電壓的寄生尖波與功率晶體的逆向回復電流出現的時間幾乎相同,並不是來自功率晶體的VDS電壓分壓,其電路的動作原理是先由控制開關Q3導通的過程中,對同步整流開關的本體二極體進行逆向回復,使之不再維持導通的狀況,此時電路才能透過控制開關持續對同步整流開關Q4的極間電容進行充電,其VDS電壓才由0V上升至高電壓準位。

圖12:閘-源極電壓寄生尖波產生原理。

圖13:閘-源極電壓寄生尖波與功率晶體的電流關係。

由此電路也說明在無橋式圖騰極PFC電路中必須採用GaN或是SiC功率晶體的原因,因為在每一週期都會出現功率晶體的本體二極體硬截止的現象,不同於LLC共振式轉換器或是全橋相移式轉換器,只在開機/關機過程中、輸出短路測試或是控制器失控才會偶爾出現的情況不同。要解緩這個由本體二極體所造成的現象,可以採用以下幾個解決方案:

1. 使用額外的SiC二極體並聯於SiC功率晶體,SiC二極體的順向導通電壓遠小於SiC功率晶體本體二極體的順向導通電壓,在SiC功率晶體截止時,SiC二極體可以取代SiC功率晶體的角色,如14所示,原本的SiC功率晶體閘極寄生尖波為2V,並聯二極體後只剩0.95V;

  1. 採用具有較小逆向回復本極二極體的SiC功率晶體,如英飛凌SiC功率晶體在本體二極體上採用強化的結構,具有較低的逆向回復電荷;
  2. 有效降低閘極驅動電路的迴路電感,包括以電路佈局方式儘量減少迴路的長度,以及使用具有 Miller clamp的驅動器;
  3. 同步整流功率晶體本體二極體的逆向回復電流斜率控制來自控制開關的導通速度,所以利用較大的閘極驅動電阻,亦可以降低控制開關的導通速度,但是會增加功率晶體的開通損耗。

圖14:使用額外的SiC二極體並聯於SiC功率晶體改善寄生電壓尖波。

結論

如上述,SiC功率晶體被廣泛使用在各式的轉換器架構中,在驅動電路的設計中,分為驅動電壓及驅動電路兩大重點。在驅動電壓中,正負驅動電壓的大小具有決定閘極臨界電壓漂移量的重要關鍵,一般建議依照資料手冊設定,而負截止電壓的作用可以加快截止的速度、用以提升效率。此外,針對低閘極臨界電壓的SiC功率晶體,負驅動電壓可用於避免觸發功率晶體的閘極臨界電壓,但過大的負驅動電壓除了容易造成截止時VDS的電壓尖波值外,也易於增加SiC功率晶體的閘極臨界偏壓的偏移;SiC功率晶體應用於無橋式圖騰極PFC的驅動電路中,閘極寄生尖波及負脈衝電壓及負截止電壓也是驅動電路必須考量的重點之一。

本文同步刊登於EDN Taiwan 2021年12月號雜誌

加入LINE@,最新消息一手掌握!

發表評論