快速採樣類比前端:商用現貨還是客製?

作者 : Don Dingee,Planet Analog特約作者

COTS元件能否提供足夠的靈活性而在一系列設計中勝出?或者,使用類比IP區塊的客製AFE設計,是否足以接管高階市場?

首款專為低頻寬單通道感測器設計的商用現貨(COTS)類比前端(AFE),展現了類比至數位整合的功能。接著,針對超音波成像等應用的COTS AFE,證明了搭配多個輸入通道如何得以提高性能。如今,雷達、5G和其他應用需要更高的取樣速率以及最佳化的匹配通道,這正在改寫AFE的格局。

例如,ADC和DAC上的更高取樣速率,只是這種改變之一。零中頻(Zero-IF)或直接採樣架構也具有吸引力。接下來,調變從類比域轉向數位域,AFE與數位處理實現緊密整合。在此設計的十字路口,COTS元件能否提供足夠的靈活性而在一系列設計中勝出,或者,使用類比IP區塊的客製AFE設計,是否能夠接管高階市場呢?接下來,讓我們迅速地瀏覽在這場快速採樣AFE競賽中的一些項目。

基於雷達的COTS AFE解決方案

車用雷達晶片組引起了業界極大的興趣,尤其是在自動駕駛場景中。在寬溫度範圍和成本是重要考慮因素的情況下,許多設計團隊決定採用調頻連續波(FMCW)設計來簡化晶片組。

德州儀器(TI)已經建構了一系列FMCW元件,從第二代AWR2243雷達AFE(1)開始。它結合了四個接收器和三個工作在76-81GHz的發射器,並支援晶片對晶片同步以擴展通道。其45MSPS取樣速率可處理20MHz的IF頻寬以改進檢測。該模組與單晶片AWR1843雷達處理器中的處理器和DSP核心進行整合,具有25MSPS和10MHz IF頻寬。

圖1:AWR2243雷達AFE具有晶片對晶片同步功能以擴展通道。(圖片來源:TI)

在國防和航空航太應用中,原始性能通常佔主導地位,而雷達訊號處理則通常是專有的。隨著相控陣列元件數量增加以及複雜性轉移到數位域,具有可編程功能的靈活AFE就足以勝任。在此,射頻(RF)前端晶片有助於配置特定的雷達頻率範圍。

ADI推出了一款軟體定義平台,可用於相控陣列處理及其混合訊號前端或MxFE。AD9082 MxFE提供了兩個12位元、6GSPS ADC和四個16位元、12GSPS DAC (2)。它在ADC端提供了數位下變頻和可編程有限脈衝響應(FIR)濾波以及延遲調整,並在DAC端提供了數位上變頻——如果需要,所有這些功能都可以旁路掉。此外,多晶片同步還可以對更大的陣列進行通道調整。

圖2:AD9082類比前端具有多晶片同步功能,可以對更大的陣列實現通道調整。(圖片來源:ADI)

SoC最佳化的GSPS IP模組

許多設計人員一直在使用所需要的確切數位IP區塊來設計高度最佳化的客製晶片,以便節省功耗和空間。因此,直到最近,5G和雷達等應用的設計人員不得不選擇具有GSPS級速率的獨立ADC和DAC。現在,市面上出現了一批GSPS ADC和DAC IP模組,可以支援具有類似最佳化的客製晶片設計。

Alphacore擁有廣泛的ADC和DAC IP模組產品組合,採用GlobalFoundries (GF) 22nm等各種先進製程節點製造。採用28nm節點的10位元ADC以2.4GSPS運作,功耗僅為6mW;GF 22nm節點的8位元ADC以40GSPS運作,功耗為194mW。GF 22nm節點的12位元DAC則以6GSPS運作,功耗為121mW。

Omni Design提供基於其SWIFT運算放大器(OP)架構的高取樣速率ADC IP模組,該架構可降低功耗,採用低至28nm節點的先進製程。其14位元ADC的運行速度為1.2GSPS,而12位元ADC的運行速度則為6GSPS。Omni Design的DAC IP模組運行速度則高達18GSPS。

Synopsys也具有快速類比模組,特別是在IQ模式下具有3GSPS速率的12位元ADC,以及具有4GSPS速率的12位元DAC。該公司在一篇題為“Very High-Speed Data Converters for 5G Analog Front-End”(用於5G類比前端的超高速資料轉換器)的部落格文章中提出了一些設計人員使用高取樣速率模組所面臨的挑戰。

3:該MIMO雷達SoC接收器的方塊圖,突顯以IP為中心的系統級創新。(圖片來源:Unhder)

使用諸如此類的IP區塊,開啟了系統級的創新。Unhder創建了一個很好的例子:針對汽車應用的77-79GHz頻率192路虛擬接收器GMSK碼域MIMO單晶片雷達(3)。在八個專有接收器區塊中,每一個都有兩個天線輸入(一個用於方位角,一個用於仰角),以及一個複雜的取消反饋方案。接收器ADC (未載明IP供應商)在ZIF架構中以2GSPS執行。

不存在通用的AFE

對於商業半導體供應商來說,提供滿足最前端速度嚴苛性能要求的AFE,變得更加困難了。這需要對一個應用進行過多的調整,最重要的是,市場是有限的。為了實現靈活性,其中內建了太多的額外功能,因此從長遠來看,設計人員可能會尋找最佳化的客製晶片。此外,商業供應商必須首先證明其獨立的ADC和DAC技術,直到AFE整合行得通。

兩種方法的挑戰都存在於通道之間匹配轉換器性能。例如,對多個ADC進行時間交錯,就至關重要。以Teledyne SP Devices的ADX技術為例,該技術提供了數位後處理,可估計ADC之間的失配誤差並對其進行抑制。

就目前而言,至少在高取樣速率變得普遍且隨著應用出現而使得現成的GSPS AFE在經濟上可行之前,要在客製晶片設計中採用GSPS級類比IP區塊的方向仍搖擺不定。更緊密的數位整合,也有利於類比IP區塊方法。未來仍然存在一個有趣的觀察空間。

(參考原文:Fast-sampling analog front-ends: COTS or custom?,by Don Dingee)

本文同步刊登於EDN Taiwan 2021年10月號雜誌

加入LINE@,最新消息一手掌握!

發表評論