嵌入式FPGA IP時代終於來了?

作者 : Majeed Ahmad,EDN/Planet Analog主編

嵌入式FPGA (eFPGA)由於可為AI工作負載提供支援與靈活度,這項業務正開始掀起波瀾。如今,在將FPGA功能整合至SoC設計時,eFPGA可讓設計者定義FPGA邏輯數、記憶體以及DSP處理能力...

嵌入式FPGA (eFPGA)由於可為人工智慧(AI)工作負載提供支援與靈活度,這項業務正開始掀起波瀾。如今,在將FPGA功能整合至SoC設計時,eFPGA讓設計人員能夠定義FPGA邏輯的數量、記憶體以及DSP的處理能力。

圖 1:相較於獨立的FPGA 解決方案,eFPGA有助於使元件成本減少達90%,功耗降低高達 75%。(資料來源:Achronix Semiconductor

根據來自業界的兩項最新消息顯示,eFPGA能夠添加新的產品功能,並針對特定的子市場或相鄰市場量身打造SoC,這使其成為離散式FPGA的可行替代品。首先,QuickLogic宣佈贏得了一份價值200萬美元的合約,將為一家不具名的客戶提供eFPGA IP。

幾乎就在同一天,即 2021年9月1日,eFPGA IP供應商Achronix Semiconductor宣佈與Signoff Semiconductors建立合作夥伴關係。Signoff Semiconductors 是一家位於印度班加羅爾的FPGA和ASIC設計服務供應商,可提供從規格、設計、驗證、試產到量產(Spec. to Silicon)的FPGA和ASIC完整解決方案。因此,Signoff未來將可以直接使用Achronix的晶片、IP和支援服務。該設計服務公司並計劃使用Achronix的FPGA和eFPGA IP技術,開發AI和深度學習加速器、推論解決方案以及邊緣物聯網(IoT)處理器。

早在今年3月,Achronix即宣佈累積銷售1,000萬個採用客製ASIC出貨的Speedcore eFPGA IP核心。Speedcore eFPGA IP使用類似於標準ASIC IP模組的設計流程,並針對5G無線基礎設施、網路、運算儲存以及先進駕駛輔助系統(ADAS)晶片進行了最佳化。

圖2:ArcticPro 2 eFPGA架構使用分層佈線機制,實現高運算量、電池供電或其他功耗敏感產品所需的最佳性能和功耗平衡。(資料來源:QuickLogic

正如 QuickLogic執行長Brian Faith所說的,實施eFPGA對於SoC設計來說風險非常低。其eFPGA IP已導入眾多的SoC、MCU和離散式FPGA了。現在,當可編程邏輯固有的靈活性被視為極其適於加速 AI 應用時,離散式FPGA對於大量應用來說通常仍過於昂貴。因此,將eFPGA整合到SoC中可以節省BOM成本和功耗。

eFPGA固有的低功耗使其適用於廣泛應用,包括手持和穿戴式裝置以及IoT端點。對於以AI為中心的設計,eFPGA IP提供了整合固定功能區塊(例如嵌入式RAM和可分解乘法累加(MAC)的選項,以便能有效地為神經網路和其他運算密集型AI與機器學習(Machine Learning;ML)應用實現硬體加速器。

圖3:得力於eFPGA技術的進展,FPGA如今已能落實於穿戴式設計中。(資料來源:QuickLogic

為了確保晶片製造商能夠將eFPGA IP無縫地整合於其SoC設計,QuickLogic已在格芯科技(Globalfoundries;GF)的22FDX平台上對其ArcticPro 2 eFPGA IP進行了驗證。接下來,該公司將在三星(Samsung)的28nm FD-SOI製程上提供其ArcticPro 3 eFPGA IP。

編譯:Susan Hong

(參考原文:Has the time for embedded FPGA (eFPGA) IP finally come?,by Majeed Ahmad)

加入LINE@,最新消息一手掌握!

發表評論