台積電揭露下一代CoWoS封裝技術藍圖

作者 : 夏菲,EDN China

台積電已經制定其先進的封裝技術藍圖,展示下一代CoWoS解決方案,並已為下一代小晶片架構和記憶體解決方案準備就緒…

台積電(TSMC)在 Hot Chips33大會介紹其先進封裝技術路線圖,並展示了為下一代小晶片(Chiplet)架構和記憶體設計做好準備的最新一代 CoWoS 解決方案。

台積電在先進晶片封裝技術方面取得了快速進展,十年間推出了五代不同的CoWoS (Chip-on-Wafer-on-Substrate)封裝,廣泛部署於消費與伺服器領域。

台積電預計將在今年晚些時候發佈其第 5 代CoWoS封裝解決方案,其電晶體數量將比第 3 代封裝解決方案大幅增加20倍。新封裝將增加3倍的中介層面積、8 個 HBM2e 堆疊(容量高達 128GB)、全新的 矽穿孔(TSV)解決方案、較厚的銅互連以及新的TIM (Lid封裝)。其中最引人注目的解決方案莫過於使用台積電第5代CoWoS封裝技術的AMD MI200  ‘Aldebaran’ GPU。

AMD MI200  ‘Aldebaran’ GPU將成為率先在台積電製造並生產的多晶片模組(MCM)設計 GPU。它採用了AMD CDNA 2核心架構,預計可實現超過16,000個核心以及高達128GB HBM2E 記憶體容量的高規格。

NVIDIA  Hopper GPU也將使用MCM Chiplet架構,預計也會在台積電生產。該GPU據稱即將出樣並預計於2022年推出,因此我們可以期待NVIDIA也會採用Gen 5解決方案。

而到了第6代,台積電將擁有更大的光罩面積,以整合更多Chiplet和DRAM封裝。該封裝設計尚未最終確定,但台積電期望將在同一封裝上整合多達8個HBM3 DRAM和兩個運算Chiplet晶片。台積電還將以Metal Tim的形式提供最新的SoC散熱解決方案。相較於第一代使用的Gel TIM,新的SoC散熱方案有望將封裝熱阻降低至0.15倍。

儘管還有點遙遠,不過,AMD CNDA 3 (MI300)和Nvidia Ampere 的下下一代架構則有望採用台積電的N3製程節點進行製造。

本文原刊登於EDN China網站,夏菲編譯

加入LINE@,最新消息一手掌握!

發表評論