ADC採樣前端模型初探

作者 : Wolfe Yu

ADC在實際應用中,經常會出現無法達到標稱精度的情況,甚至發生波形嚴重失真的問題,這一現象長期困擾著硬體工程師。那麼,為什麼ADC在實際應用時會出現這種情況呢?

類比數位轉換器(ADC)在實際應用中,經常會出現無法達到標稱精度的情況,甚至發生波形嚴重失真的問題,這一現象長期困擾著硬體工程師。那麼,為什麼ADC在實際應用時會出現這種情況呢?

筆者在此透過一個實例和大家共同來探討ADC在應用中可能會碰到的問題。

案例分享

日前,有一家客戶公司在用某一款ADC做類比數位轉換的時候,碰到這樣的問題。客戶的感測器型號是PT100,在擷取訊號時,輸入採樣端的波形如下:

首先,我們假定這是一個直流(DC)前端,拋開交流(AC)耦合等因素,單從這個採樣波形來看,採樣端明顯是工作異常的。那麼,為何會出現這種情況呢?

ADC模型初探

我們先大致瞭解ADC電路參考模型及其驅動電路,透過這個模型進行探討。為了便於定量分析,我們在文中插入一些公式,供大家參考。

為了更加直觀,我們刪繁就簡,重新整理這個電路,單看輸入、採樣端的電路模型如下:

為了簡化設計,假設輸入電壓近似於一個DC電源,拋開耦合因素,輸入內阻遠大於採樣電阻,Rin>>Rsh,輸入電容和採樣電容之間的關係用a來表示:

初始狀態,相對來說Vin向Cin充電相對較小,主要看Cin向Csh充電過程,我們建構電路模型如下圖所示:

根據以上模型,可以大致推導出第1階段輸入電壓和採樣電壓對應方程式,以及採樣電容充電時間關係。

當Csh電壓迅速上升到與Cin相當之後,忽略Rsh對電路的影響,並重新建構第2階段電路模型如下:

此時,等效電容為輸入電容和採樣電容並聯,根據以上模型,可以大致推導出輸入電壓和採樣電壓對應方程式如下:

此時,根據等效模型,推導出正常狀態下:

由此,可以畫出採樣端波形大致如下:

根據ADC內部結構,可以輕鬆地推導出,第二階段的時間遠遠大於第一階段的時間。同時,我們也可以推導出,採樣時間和輸入電阻必須滿足:

按照正常採樣,第二階段採樣時間必須要滿足輸入電阻、輸入電容和採樣電容並聯的乘積關係。如果採樣不足,又會出現怎樣的情況呢?在採樣開關斷開之後,採樣保持階段,由於Cx變小,輸入電容充電速度明顯加快,此時,Csh電壓幾乎不變,大致波形應如下(具體推導公式不再列出):

結合該客戶反饋的測試結果,我們大致判斷出,客戶的這個問題是由於在未達到採樣條件時就開始進行ADC採樣並轉換所引起的。

解決方案

結合上述電路模型及其推導公式,我們該如何解決此類問題呢?在此提出三種建議:

A:延遲採樣時間;
B:加大輸入電容;
C:增加驅動電路,重新建構輸入阻抗。

實施細節

一、延遲採樣,增加採樣週期

這一點不難理解,只要採樣速率沒有要求,理論上來說,增加採樣週期,完成ADC轉換完全沒問題,在此不做重點講解。

二、加大輸入電容

我們在很多ADC採樣場合都看到ADC輸入前端有一個電容,如果設定Rin非常小,忽略不計,那麼這個電容有何作用呢?在本文中的推導公式是:

由於在每個採樣週期內,輸入電容和採樣電容的電壓值都相對固定,如果透過調整輸入電容和採樣電容的比值以調整第一階段的快速充電時間,這似乎不失為一個好辦法。

但是,當輸入電源發生變化的時候,由於採樣電容吸收能力有限,採樣端輸入電容洩放又會遇到新的難題。同時,對於高頻訊號來說,電容越大,等效阻抗會更小。

所以,在採樣端導入輸入電容時,必須非常謹慎,這個電容大多數是用來做高頻分量濾波用的。

三、增加驅動能力,重新建構輸入阻抗

再回到第2階段採樣時間這個公式:

如果能夠降低輸入阻抗,就會大大縮短採樣時間,目前增加驅動有兩種主流方法:

第一種是用變壓器來做驅動電路,這個方法有一個弱點,只能針對交流訊號,對工作頻率有要求,需要做匹配設計。

另一種方法是用運算放大器做追隨器,這樣可以大大降低訊號端的內阻,大多數類比前端都採用這種方法來進行前端設計。

經過和客戶確認後,客戶後來採用以運算放大器做追隨驅動的方法,重新測試一版,測試採樣端波形如下圖,從硬體電路來看,應該找到問題所在了,目前還在驗證中。

本文原刊登於EDN China網站,夏菲編輯

加入LINE@,最新消息一手掌握!

發表評論