EMI Q&A:降低無線/IoT裝置板載DC-DC轉換器EMI

作者 : Kenneth Wyatt,Wyatt Technical Services總裁暨首席顧問

DC-DC轉換器所產生的電磁干擾(EMI),一直為無線和物聯網(IoT)裝置的設計人員造成困擾。寬頻諧波成分通常會達到1.5GHz,從而涵蓋大多數無線協議、蜂巢LTE和GPS/GNSS頻段…

DC-DC轉換器所產生的電磁干擾(EMI),一直為無線和物聯網(IoT)裝置的設計人員造成困擾。寬頻諧波成分通常會達到1.5GHz,從而涵蓋大多數無線協議、蜂巢LTE和GPS/GNSS頻段。

在如何減少無線和物聯網裝置自我產生的EMI方面,筆者已經寫了幾篇文章並主持了幾場網路研討會,而解決這類EMI的關鍵方法之一,是實現適當的PCB設計。最近我就這個主題主持了一場很長的網路研討會,這場研討會中探討了幾個有關PCB設計和降低DC-DC轉換器EMI的問題,針對這些問題,答案如下所述。

問題:什麼時候可以以電源平面作為電路走線的參考?

這是個常見問題,它是由於使用了典型的四層和六層電路板設計所引起,其中電源平面和接地迴路平面通常完全分開(圖1)。高頻(>100kHz)訊號實際上是電磁波,其返回電流通常以數位接地迴路作為參考,如果瞭解這點,那麼就能更好地理解為什麼參考電源平面是個壞主意。

圖1 常見的四層層疊示例,其EMI非常差。

這類返回電流需要找到一種方法「以某種方式」返回數位迴路,因此其所經過的路徑可能會產生EMI。在我看來,並且僅當電源平面和返回平面之間實現緊密耦合,再透過去耦電容很好地實現旁路時,才可以將非關鍵訊號(低頻、控制訊號等)以電源作為參考。

典型的四層板和六層板層疊,則通常不是這種情況。在大多數情況下,以電源平面作為參考運作高頻數位訊號,對EMI來說存在高風險。建議在設計電路板時參考我分為四部分的系列文章「Design PCBs for EMI」以實現低EMI。

問題:「鋪地」(ground pour)是否有助於隔離雜訊訊號?

隔離雜訊訊號的最佳方法是實現適當的PCB層疊。也就是說,所有高頻(>100kHz)數位訊號的走線都應與實心返回平面相鄰,這就可以抑制電磁波。返回平面的斷裂會導致EMI增加15~20dB。根據Eric Bogatin的說法,取決於電路板設計,鋪地通常實際上並沒有幫助,而且還可能有害,因為在某些情況下,鋪地可能會在返回平面上表現為「斷裂」。有興趣的讀者可訪問迴路的網站,獲取更多有關PCB設計和鋪地的資訊。

問題:從電路板的頂部到底部運作時脈走線時,在附近為返回電流增加通孔有多重要?

這要視情況而定,並且其答案通常也可以用來回答許多EMC問題!如果電源平面和返回平面之間的距離很近(最大2~3mil),並且電路板上有足夠的去耦電容,那麼為返回電流路徑添加鄰近過孔就沒有那麼重要了。但是,對於諸如時脈之類的關鍵走線,我會添加一個或多個過孔以確保對電磁波嚴格控制。

問題:上升時間和下降時間對EMI有什麼影響?脈衝寬度的上升和下降所佔百分比應是多少?

Eric Bogatin在他的《Signal and Power Integrity Simplified, 3rd edition》一書中針對這個主題做出了出色的討論。簡而言之,可以使用公式BW = 0.35/RT,其中,BW (頻寬)以GHz為單位,RT (上升時間為10~90%)以ns為單位。因此,對於1ns的上升時間,頻寬約為0.35 × 1GHz,即350MHz。脈衝寬度會影響諧波的幅度,隨著其減小,總振幅也將減小。隨著脈衝寬度的減小,到某個點,上升時間和下降時間會開始變成一個圓角的脈衝(在固定RT/FT的情況下),因此存在某個點,好的矩形脈衝形狀到此就開始瓦解,我不確定RT與脈衝寬度的百分比是否有通用規則。

問題:電子僅以1cm/s的速度傳播?

這個問題與我對數位訊號如何在PCB中傳播的解釋有關。我們中的大多數人都被教導(或至少暗示)了訊號實際上是電子在銅線或走線中的流動,而且電子是以接近光速的速度運動。儘管對於DC電路而言確實如此,但電子不會以接近光速的速度行進,因為它們在銅原子中的結合非常緊密。在高頻(>100kHz)下,數位訊號實際上是電磁波,它透過銅走線和返回平面之間的介電層傳播。在DC和100kHz之間存在一個過渡區域,在此,訊號從純DC電流轉變為電磁波。

這個電磁傳播模型由兩個元素組成:傳播波本身——其在電介質(假設為FR4電介質)中傳播的速度約為光速的一半;傳導電流(是電子在銅原子中的流動)和位移電流(「通過」電介質)的組合(圖2)。這個傳導電流可以使用電流錶來測量,但是電子僅以約1cm/s的速度運動。我發現在大多數領域和電波教科書中通常都沒有對這種數位訊號傳播的物理模型進行教學,但是,我推薦兩篇參考資料:Eric Bogatin撰寫的《Signal and Power Integrity Simplified, 3rd edition》(第245~252頁),以及Ron Schmitt撰寫的《Electromagnetics Explained – A Handbook for Wireless/RF, EMC, and High-Speed Electronics》(第33~34、84~86和96~98頁)。另外,請參閱我降低EMI的PCB設計系列文章。

圖2 接地迴路平面上的微帶截面圖,借此即可從物理上瞭解,數位訊號在走線和返回平面之間的介電空間內是以電磁波形式而傳播。

問題:具有整合電感的電源模組是否對降低EMI更好?

是的,因為輸入輸出迴路的面積實現了最小化。一個例子是凌力爾特(Linear Technology,現屬ADI)的「μModule」系統單晶片(SoC),請參見圖3和ADI μModule升降壓穩壓器頁面。

圖3 這是來自凌力爾特DC-DC轉換器的例子,顯示其將整合電感(在本例中為變壓器) Cin和Cout全部整合到SoC中。這種設計最大程度地減少了雜訊電流迴路,從而可以降低EMI。(圖片來源:凌力爾特)

問題:開關節點(SW)平面下方直到底部是否需要開孔以減少電場耦合?

這是個很好的問題!顯然,我們希望最大程度降低開關節點到電感的走線的面積,以減少到該點的耦合,在本例中,該點可能開關高達42V的方波而產生強烈的電場(圖4)。

圖4 這是個典型的DC-DC降壓轉換器,其上顯示了開關節點和輸出電感,爭論的焦點是是否要在開關節點或電感或者兩者的附近將返回平面切掉。(圖片來源:凌力爾特)

幾年前,我覺得把開關節點區域中的返回平面切掉對於減少電容耦合很重要,直到我真正開始從物理角度研究數位(在本例中為功率開關)的工作方式為止。雖然我現在堅信返回平面在DC-DC轉換器的所有部分下面都應保持為實心平面,但你的論點也不能完全忽視,這可能取決於實際情況。

EMC和PCB設計領域的著名專家Todd Hubing、Rick Hartley和Daniel Beeker都認為,返回平面應為實心。另一方面,我所認識的訊號完整性(SI)和配電網路(PDN)專家,例如Steve Sandler,正在順著你的思路進行思考。目前,我已經和Steve Sandler和Todd Hubing開始了一項研究,其中就包括對這個問題進行調查。Steve Sandler已同意製作幾塊電路板來測試訊號完整性和電源完整性,而我則會測量輻射發射和傳導發射。這個研究應該會引起關注,而有可能最終形成技術論文。目前,我對實心返回平面的看法不會改變,除非得到其他證明。

問題:使用吸波材料後,我們看到EMI衰減了。但是否需要將它放到電路內部的某個其他地方(未知)而不是放在外面呢?

實際上,來自IC或電路走線的輻射發射,會受到有損鐵氧體材料吸收而轉化為熱量。

問題:在DC-DC轉換器輸入和輸出上串聯鐵氧體磁珠,是否是個好主意?

結合我RF設計背景回答,這是RF電路非常普遍的做法——我仍然相信該技術可能會成功使用。近年來,隨著研究電源完整性,我開始改變主意。為了獲得良好的PDN性能,我們不希望PDN中有任何串聯阻抗。已故的Steve Weir在其PowerCon演講中,以及Eric Bogatin和Larry Smith在其著作《Principles of Power Integrity for PDN Design Simplified》中的最新教材中,都清楚地說明了這一點。如果確實想要在輸入或輸出濾波器中這樣做,那麼就需要確保在鐵氧體磁珠和數位開關轉換器IC之間添加一個額外的大容量電容(4.7~27μF陶瓷),但我仍然不建議添加它。

問題:是否應將DC-DC轉換器放置在PCB的底部,而將敏感的類比電路放置在PCB的頂部?

是的,這是個好主意,這也在我的一些客戶那裡成功使用。通常,RF部分設置在頂層,所有數位處理和控制部分則都位於底層。中間至少要有一個實心接地迴路平面,並且需要注意在頂部和底部之間如何對任何關鍵(即高頻)訊號進行佈線。必須要確保返回電流,以及訊號過孔的路徑連續。

問題:是否有出色的DC-DC轉換器PCB設計示例?

現在所能建議的是,將這些元件放置在非常靠近DC-DC轉換器IC的位置,從而減少Cin和Cout (加上開關電感)的迴路面積,然後就是保持輸入電路和輸出電路之間的隔離。在電路板的頂部或底部設置所有相關的元件,然後確保有實心返回平面相鄰。

問題:你提到共用Cin和Cout地引腳,可以再討論這個主題嗎?

當Cin(降壓轉換器的雜訊迴路)和Cout(升壓轉換器的雜訊迴路)共用相同的地電流返迴路徑時,雜訊會透過該公共阻抗返迴路徑耦合,而污染「安靜」的一面(無論是使用哪種降壓/升壓拓撲)。圖5提供了一個很好的示例,它將Cin和Cout連接到同一點。請注意,並非只有德州儀器(TI)會不經意地提出這樣的壞佈局建議,而是所有元件製造商有時都會出現這種情況。我們要能夠找出主電流迴路,然後確保一次和二次側電路彼此分開得很好。

圖5 圖中德州儀器LMR33630電路佈局不佳,因為其存在Cin和Cout共用相同的地迴路,這種公共阻抗耦合現象會將該降壓轉換器的雜訊電流耦合到輸出電壓軌。(圖片來源:德州儀器)

問題:在DC-DC轉換器上隔離Cin和Cout地參考的最佳方法是什麼?

這個問題與上面的問題有關,最好的方法是將它們分離。如果依照原理圖(輸入迴路-轉換器IC-輸出迴路)佈置電路板,則情況會很好。

問題:你沒有提到共模(CM)發射和差模(DM)發射的情況。是否有時候減少PCB DM輻射會導致CM增加,或反之亦然呢?是否有通用的PCB輻射減少技術可以同時減少兩種發射?

減少PCB CM和DM EMI最好的方法是適當的PCB層疊。所有訊號走線應具有相鄰的地迴路平面,所有的電源平面/走線也應具有相鄰的地迴路平面。我們希望將數位訊號電磁波從頭到尾限制在銅走線和返回平面之間,希望將任何電源網路瞬變(也包括電磁波)限制在銅平面/走線和返回平面之間,最近我在「Review: Tekbox LISN Mate is valuable for evaluating filter circuits」一文中對DM和CM進行了一些發射實驗。

問題:你提到要使DC-DC轉換器遠離處理器和其他數位電路。但是,低壓電源軌(1.5V、0.8V等)需要更靠近數位元件,電壓降的損失會影響電壓電平。對於這種情況,有什麼具體建議嗎?

在PCB佈局時保持分區的目標常常需要權衡(圖6)。有時(屢見不鮮,不是嗎?) DC-DC轉換器電路需要放置在數文書處理區域內,我只是想警告,請保持DC-DC轉換器佈局的一般規則,然後確保所有數位和電源轉換電路下方均具有相鄰的實心返回平面。

圖6 有時,將DC-DC轉換器放在靠近其用電元件的位置比較好。只要確保遵循所有通常的預防措施,例如使電流迴路最小化,然後確保下方有實心返回平面即可。

還要避免將電源轉換部分放置在過於靠近系統RF部分的位置。一些無線模組製造商建議將電源轉換電路放置在其模組附近,而我發現這樣做的客戶設計確實存在問題。通常,在DC-DC轉換器電感和開關節點周圍會產生很大的電場,讓這些電場位於天線附近確實是個壞消息。

此外,強烈建議在電源轉換和數位處理部分上計畫使用局部遮罩。如果不需要的話,那很好,但是要知道這通常需要使用局部遮罩(特別是對於物理尺寸較小的板),並且如果沒有事先計畫好的連接點,則很難實施。

問題:EMI濾波器(反射式LC濾波器)和EMI吸收材料,哪個更有效?

好吧,我猜想常規濾波器會更好,因為其可以衰減到40dB左右,但是其頻寬可能會比寬頻鐵氧體吸波材料窄。另一方面,軟性鐵氧體吸收片(圖7和圖8)通常僅能吸收5~20dB。我認為需要做一些實驗,請參閱我有關鐵氧體吸收材料的文章「Insertion-loss measurements of ferrite absorber sheets」。

圖7 使用微帶衰減法測量鐵氧體吸收片。

圖8 這是Arc-Tech WaveX鐵氧體吸波材料的吸收曲線示例,該吸波材料恰好能在正常的蜂巢LTE和2GHz以下的其他無線/GPS頻段中很好地工作。

(參考原文:EMI Q&A: Reduce on-board DC-DC converter EMI for wireless/IoT devices,by Kenneth Wyatt)

本文同步刊登於EDN Taiwan 2021年3月號雜誌

 

 

 

 

 

 

加入LINE@,最新消息一手掌握!

發表評論