Cadence以3nm合作獲台積電開放創新平台(OIP)客戶首選獎
作者 : Cadence
Cadence論文闡述如何以數位全流程與台積電3奈米製程技術， 協助工程師加速超大規模與行動設計...
益華電腦(Cadence Design Systems)宣布，Cadence以論文題目「台積電3奈米設計架構之優化數位設計、實現及簽核流程」，獲台積電開放創新平台(簡稱OIP)生態系統論壇頒發的客戶首選獎(Customers’ Choice Awards)．該論文由Cadence數位及簽核事業部研發副總裁羅宇鋒(Yufeng Luo)發表於2020年台積電北美OIP生態系統論壇，闡述台積電3奈米製程技術和Cadence數位全流程共同設計架構優異的性能與效率，如何成功協助工程人員進行超大規模與行動設計。
此篇論文透過論壇與會者投票而贏得該獎項。與會者有機會瞭解3奈米認證Cadence數位流程所涵蓋的新設計技術與強化的數項功能，例如極紫外光層 (EUV) 支援、繞線與通孔規則、元件布局 (cell placement)、色偏規則(color shifting)、避免繞線擁擠、晶片變異 (OCV) 準確性與新簽核設計規則檢查 (DRC) 工具等等。
Cadence數位及簽核事業部研發副總裁羅宇峰表示，Cadence數位全流程不斷優化，支援先進7奈米、6奈米及5奈米製程，現在亦支援台積電最新3奈米製程技術，這彰顯我們致力於與台積電合作，同時助力推動提升先進節點設計。
台積電設計建構管理處副總Suk Lee表示，Cadence在台積電OIP生態系統論壇上發表的論文，提出具有見解的論述，為工程師介紹使用最新Cadence與台積電技術實現最佳功率與性能設計，協助客戶在行動與超大規模設計達到新里程碑。
從無線連接、更快的處理和運算、網路安全機制、更複雜的虛擬實境(VR)到人工智慧(AI)等技術，都將在未來的每一個嵌入式系統中發揮更關鍵功能。「嵌入式系統設計研討會」將全面涵蓋在電子產業最受熱議的「智慧」、「互連」、「安全」與「運算」等系統之相關硬體和軟體設計。
會中將邀請來自嵌入式設計相關領域的研究人員、代表廠商以及專家，透過專題演講、產品展示與互動交流，從元件、模組到系統，從概念設計到開發工具，深入介紹嵌入式系統設計領域的最新趨勢、創新和關注重點，並深入分享關於嵌入式系統設計的經驗、成果以及遇到的實際挑戰及其解決方案。
加入LINE@，最新消息一手掌握！
