近乎完美的DDS正弦波訊號音產生器(下)

作者 : Patrick Butler,ADI現場應用工程師

上篇討論到如何實現近乎完美的正弦波產生器的幾項條件,本文將接著討論,還有哪些關鍵因素,可以協助工程師打造適合高解析度頻寬ADC典型測試台的典型測試配置中,最關鍵的正弦波產生器元件…

…接續上篇

重構DAC:關鍵之處!

首先可能會選擇具備出色的非線性誤差(INL和DNL)規格的高精準度DAC,例如20位元高精準度DAC AD5791。但是它的解析度只有20位元,而且其R-2R結構不支援實施訊號重構,特別是產生非常純的正弦曲線,這是因為在輸入程式碼轉換期間,它存在很大毛刺。傳統的DAC架構基於二進位加權電流產生器或電阻網路建構,對數位直通和數位開關損傷(例如外部或內部時序擺動),以及數位輸入位元的其他開關不對稱非常敏感,特別是在會導致能量變化的重大轉變期間。這就產生了與程式碼相關的瞬態,從而產生高幅度諧波雜散。

在20位元以上的解析度下,使用外部超線性快速採樣和保持放大器對DAC輸出去毛刺並無太大幫助,這是因為它在幾十LSB下會生成自己的瞬態,且會因為重採樣產生組延遲非線性。訊號重構主要存在於通訊應用,透過使用分段架構(混合適用於MSB的完全解碼部分和適用於最低有效位元的二進位加權元件)來解決毛刺問題。遺憾的是,目前還沒有超過16位元精確度的商用DAC。與NCO完全可預測的行為不同,DAC誤差難以預測和準確模擬,尤其是當製造商的動態規格很小或者不存在時,但專用於音訊應用的DAC或ADC除外。插值過採樣和多位元∑-∆ DAC似乎是唯一的解決方案。

這些先進的轉換器具有高達32位元的解析度、超低失真和高訊噪比,是在中低頻寬內實施訊號重構的最佳選擇。為了在音頻頻譜或稍寬的頻段(20kHz或40kHz頻寬)內實現出色的雜訊和失真性能,可以使用ADI產品系列中∑-∆ DAC產品,音訊身歷聲DAC AD1955, 雖然解析度最高為24位元,這款DAC仍然是市場上非常受歡迎的音訊DAC。這款音訊DAC是2004年推出,基於多位元Σ-Δ調變器和過採樣技術,配合各種技巧,用於緩解這種轉換本身固有的失真和其他問題。

即使目前,AD1955採用的插值LP FIR濾波器仍然是同類出色產品。它具有極高的阻帶衰減(≈-120dB)和極低的帶內漣紋(≈±0.0001dB),兩個(左側和右側通道) DAC可以最高200kSPS速度運作,但在48kSPS和96kSPS時實現最佳交流性能,其動態範圍,以及立體聲模式下的SNR,都支援典型的EIAJ標準、A加權120dB係數。在單聲道模式下,兩個通道同時異相組合,性能有望提高3dB。但是,對於寬頻應用,這些規格不太實際,這是因為它們是合成的,頻寬範圍在20Hz~20kHz之間。帶外雜訊和雜散不會超過20kHz,部分是因為EIAJ標準、A加權濾波器和音訊行業規格定義。這種滿足特定音訊測量要求的帶通濾波器類比人耳的頻率回應,與未濾波的測量值相比,性能提高3dB。

DDFS硬體展示平台:採用AD1955實現正弦波重構

整套DDFS使用兩個評估板實現,一個支援DSP處理器,一個適用於採用AD1955 DAC進行類比訊號重構。選擇第二代SHARC ADSP-21161N評估板的原因在於其可用性、易用性,以及適合任何音訊應用的精簡配置。目前仍在量產的ADSP-21161N於不久之前設計,支援工業高階消費性電子和專業音訊應用,提供高達110Mips和660MFlops,或220MMACS/s容量。與最新一代的SHARC處理器相比,ADSP-21161N最大的不同在於它採用較短的3級指令管道、一個晶片內1Mb三埠RAM,以及數量更少的周邊。

精準訊號音產生器的最後和最關鍵的級基於AD1955評估板,該板必須從軟體NCO提供的樣本中,以完全還原的方式重構類比訊號。這個評估板帶有一個抗混疊濾波器(AAF),最佳化音訊頻寬來滿足Nyquist標準,除了常用的S/PDIF或AES-EBU接收器外,還配有兩個串列音訊介面,用於支援PCM/I2S和DSD數位流。PCM/I2S串列鏈路連接器用於將AD1955 DAC板連接到ADSP-21161N EVB的序列埠1和3連接器(J),這兩個板都可以配置為採用I2S PCM或DSP模式,以48kSPS、96kSPS或192kSPS採樣速率運作。DSP序列埠1生成左右通道資料、字選擇或左/右訊框同步,以及雙頻DAC的數位輸入介面所需的SCK位元時脈訊號。序列埠3僅用於生成運行DAC內插濾波器和Σ-Δ調變器所需的DAC主時脈MCLK,調變器以比輸入採樣頻率(48kSPS)快256倍(預設)的速度運作。由於所有DAC時脈訊號都由DSP生成,所以使用Crystek提供的超低雜訊振盪器CCHD-957替代了板原有的低成本愛普生時脈振盪器,其相位雜訊在1 kHz下可能低至-148dB/Hz,適用於24.576MHz輸出頻率。

在類比輸出端,主動I/V轉換器必須用於在恆共模電壓下(通常為2.8V)保持AD1955電流差分輸出,以最大限度減少失真。像AD797 這樣的超低失真和超低雜訊的高精度運算放大器能夠滿足此需求,還可用於處理類比訊號重構。由於兩個差分輸出由DSP分別處理,因此選擇了具有AAF拓撲結構的立體聲輸出配置,而不是單聲道模式,這個AAF使用LTspice XVII進行模擬,結果如圖6所示。由於濾波器的最後一部分是被動的,所以應該如同最近推出的ADA4945增加一個主動差分緩衝級。這種具備低雜訊、超低失真、快速建立時間特性的全差分放大器,可近乎完美的驅動任何高解析度SAR和Σ-Δ ADC的DAC配件。ADA4945具有相對較大的共模輸出電壓範圍和出色的直流特性,可以提供出色的輸出平衡,有助於抑制偶數階諧波失真產品。

EVB三階濾波器的-3dB截止頻率為76kHz,在500kHz下僅衰減-31db。這款低通濾波器具備出色的頻段內平坦性,但頻段外衰減必須大幅改善,即使是限於純粹的重構音訊應用,要抑制DAC成型雜訊和調變器時脈頻率MCLK,就必須滿足這一點。根據軟體DDS的具體使用,用於單訊號音產生器或任意波形產生器(生成複雜波形時為AWG),必須最佳化AAF,以解決頻段外衰減或群延遲失真。以大家熟悉的SRS DS360超低失真函數產生器為例進行比較,採用7階Cauer AAF可達到類似的採樣速率,訊號重構由AD1862完成,後者是一款串列輸入20位元分段R-2R DAC,適用於數位音訊應用。AD1862在高達768kHz (×16fS)頻率下可以保持20位元採樣速率,且具備出色的雜訊和線性度。它支援單端電流輸出,所以能夠使用最出色的放大器來實施外部I-V轉換。

圖6 LTspice模擬AD1955 EVB三階抗混疊濾波器(立體聲配置)的頻率回應。

AD1955和SHARC DSP組合針對多種高解析度SAR ADC實施測試,例如AD4020,其中未設置外部可選被動濾波器。預設情況下,基礎AD4020評估板除了板載ADA4807驅動器之外,並無其他選項可用。用於在V_REF/2共模電壓下偏置ADC輸入的簡單電路提供相當低的300Ω輸入阻抗,需要使用訊號隔離、交流耦合,或使用外部差分放大器模組,例如EVAL-ADA4945-1。電路筆記CN-0513中描述的AD4020參考設計板就是一項不錯的選擇。它包含一個離散式可程式設計增益儀錶放大器(PGIA),提供高輸入阻抗,支援±5V差分輸入訊號(G = 1)。雖然這些AD4020板和它們的SDP-H1控制器不支援相關採樣採集,但它們具備出色的樣本波形捕捉長度,最高可達1M。因此,可以實現具備可選視窗的FFT,提供出色的頻率解析度和低本底雜訊。例如,對於7項Blackman-Harris視窗,圖7中所示的1Mpts FFT圖描述了AD1955在生成的990.059Hz正弦波下的失真水準。二次諧波是350kHz頻寬內-111.8dBc下的最大失真分量和最大雜散。但是,在考慮整個806kHz ADC Nyquist頻寬時,SFDR受∑-∆ DAC調變器、內插濾波器頻率和其二次諧波(384kHz和768kHz)限制。

圖7 從1M點FFT分析中可以看出,在低於-111dBc下具備不錯的失真性能,在1kHz輸入頻率下,10kHz~200kHz頻段內出現最大雜散。本底雜訊約為-146dBFS。

在相同條件下,對傳統的AD1862進行測試,結果顯示頻率行為略微不同。在差分配置下,兩個20位元DAC的時脈速度約為500kSPS,在1.130566kHz下,本底雜訊為-151dBFS,正弦輸出水準為12Vp-p時的THD為-104.5dB。在AD4020 Nyquist頻寬(806 kHz)下,SFDR接近106dB,受三階諧波限制。DAC重構濾波器基於兩個AD743低雜訊FET放大器,與AD1955評估板中的濾波器一樣,屬於三階濾波器,但是-3dB時的截止頻率為35kHz。

為了變得有效,基於DDS的產生器需要採用不錯的濾波器,支持在約250kHz下實現大於100dB衰減,以生成達到25kHz CW訊號頻率範圍的直流。這可以使用六階Chebyshev濾波器實現,甚至使用用於顯示出色頻段內平坦度的六階Butterworth低通濾波器實現。濾波器階將被最小化,以限制類比級的數量和問題點,例如雜訊和失真。

結論

在標準評估板上實施的初級和開箱即用測試顯示,用於傳統正弦波CW所生成基於處理器的DDS技術,要實現高性能是指日可待。透過精心設計重構濾波器和類比輸出緩衝級,可以實現-120dBc諧波失真係數,基於DSP的NCO/DDS不只受到單訊號音正弦波生成限制,透過使用具備合適的截止頻率,且無其他硬體變更的最佳化AAF (Bessel或Butterworth),同樣的DSP和DAC組合可用作高性能AWG來生成任何類型的波形,例如,完全合成可設定參數的多訊號音正弦波(可以完全控制每個分量的相位和幅度)進行IMD測試。

由於浮點演算法對於要求高精準度和/或高動態範圍的應用相當重要,如今,低成本ADSP-21571或SoC ADSP-SC571 (ARM和SHARC)等SHARC + DSP處理器實際上是業界的即時處理標準,支援最高10MSPS的合計採樣速率。雙SHARC核心和其硬體加速度計採用500MHz時脈頻率,可以提供高於5Gflops的運算性能和數十個內部專用SRAM;後者是生成各種波形,以及實施複雜的分析處理需要的基本組成部分。此類應用說明,在進行精準的數位訊號處理時,並非一定要系統性地使用硬體可程式設計解決方案。得益於ADI的CCES、VDSP++ C和C++編譯器,以及全套模擬器和即時調變器,浮點處理器及其整個開發環境可以快速輕鬆地從模擬器(例如MATLAB)移植程式碼,以及快速實施調變。

參考資料

1.Joseph A. Webb. U.S. patent US3654450 April 1970.

2.Joseph Tierney, Charles M. Rader, and Bernard Gold. “A Digital Frequency Synthesizer.” IEEE Transactions on Audio and Electroacoustics, Vol. 19, Issue 1, March 1971.

3.Jim Williams and Guy Hoover. AN-132: Fidelity Testing for A→D Converters Proving Purity. Analog Devices, Inc., February 2011.

4.John F. Hart. Computer Approximations. Krieger Publishing Company, 1978.

5.William J. Cody and William Waite. Software Manual for the Elementary Functions. Prentice-Hall, Inc., 1980.

6.Robin Green. “Faster Math Functions, Part 2 Presentation.” Sony Computer Entertainment America, May 2016.

7.Henry T. Nicholas and Henry Samueli. “An Analysis of the Output Spectrum of Direct Digital Frequency Synthesizers in the Presence of Phase-Accumulator Truncation.” IEEE, May 1987.

8.Robert Adams, Khiem Nguyen, and Karl Sweetland. “A 113 dB SNR Oversampling DAC with Segmented Noise-Shaped Scrambling.” IEEE, February 1998.

9.ADSP-21000 Family Application Handbook Volume 1. Analog Devices, Inc., May 1994.

10.A Technical Tutorial on Digital Signal Synthesis. Analog Devices, Inc., March 2001.

11.Butler, Oscar. “Internship Report Summer 2017: High Precision Oversampled 20-Bit Ultra Low Power Acquisition System.” Analog Devices, Inc., 2017.

12.Crawford, James A. Advanced Phase-Lock Applications: Frequency Synthesis. AMI, LLC, May 2011.

Evaluation Board User Guide UG-048. Analog Devices, Inc., February 2010. EV-4020-REF-DGNZ Reference Design Board User Guide UG-1280. Analog Devices, Inc., May 2019.

13.Goldberg, Bar-Giora. Digital Techniques in Frequency Synthesis. McGraw-Hill, August 1995.

14.Model DS360 Ultra Low Distortion Function Generator. Stanford Research Systems, 1999.

15.Symons, Pete. Digital Waveform Generation. Cambridge University Press, November 2013.

16.AD1862 data sheet. Analog Devices, Inc., July 2011.

17.1241-2010 – IEEE Standard for Terminology and Test Methods for Analog-to-Digital Converters. IEEE, January 2011.

 

 

 

 

 

 

 

 

加入LINE@,最新消息一手掌握!

發表評論