為什麼高速資料通道需要重計時器？
作者 : Brian Holden、Paul Wilson，Kandou產品行銷總監、標準部門副總裁
60年代，隨著電信數位載波系統T1和E1的出現，數位重計時器(retimer)開始受到關注。這些系統在遮罩雙絞線上承載多條語音電路通道，每隔幾千英呎需安裝一個數位重計時器。當時這些設備比較先進，它們採用的技術與現在的高速重計時器類似，包括均衡、CDR、線路編碼和構成。
60年代，隨著電信數位載波系統T1和E1的出現，數位重計時器(digital retimer)開始受到關注。這些系統在遮罩雙絞線上承載多條語音電路通道，每隔幾千英呎需安裝一個數位重計時器。當時這些設備比較先進，它們採用的技術與現在的高速重計時器類似，包括均衡、時脈資料恢復(CDR)、線路編碼和構成。
對於每一種串列器/解串列器(SerDes)，總有一個應用需要增強涵蓋範圍。中繼器(redriver)或重計時器晶片的典型應用包括：
1.到達大型PCB的最遠端；
2.使用額外的連接器；
3.支援子卡；
4.連接擴展架；
5.使用低階PCB材料；
6.允許擁有較短距SerDes的晶片支援需要較長距離SerDes的應用；
7.增強設備功能。
中繼器和重計時器比較
典型的中繼器資料路徑包含連續時間線性等化器(CTLE)、可變增益放大器(VGA)和線性驅動器。CTLE用於均衡通道中由頻率引起的損耗，VGA用於恢復訊號幅度，線性驅動器則以適合的阻抗驅動通道。
中繼器通常提供輸入訊號損耗閾值和輸出接收器(Rx)檢測功能，同時還有一個靜噪檢測器(squelch detector)，可以差分檢測低速通道上是否存在通訊訊號，圖1提供典型的中繼器的功能框架圖。
圖1 典型的中繼器功能框架圖，包括一個CTLE，用於均衡通道中由頻率引起的損耗；一個VGA，用於恢復訊號幅度；一個線性驅動器，以合適的阻抗驅動通道。
類比中繼器局限
類比中繼器有三個主要缺點：
1.中繼器會放大訊號及其內部雜訊。發送器透過有損耗的通道發送高訊噪比(SNR)訊號，中繼器中的CTLE和放大器都具有本底雜訊，當訊號被放大時，這兩種本底雜訊會隨著訊號一起增強。當接收器恢復資料時，必須與放大的雜訊抗衡，這減弱了中繼器所具備的優勢；
2.中繼器僅清除部分符碼間干擾(ISI)。帶通中與通道頻率相關的損耗會在多個位元時間內抹除位元。CTLE可以均衡一部分ISI，但是CTLE永遠無法精確配置以完全校正所有ISI；而不均衡的帶通波紋又會留下ISI，最後接收器不得不與這些殘留的ISI抗衡。
3.中繼器無法恢復眼寬和相關抖動。接收器具有良好的眼寬對於實現無差錯性至關重要，但很多因素都會降低眼寬，例如熱雜訊、偏移、數位失調、上升/下降時間不匹配、終端失配、ISI和電源雜訊等。而中繼器的存在進一步加劇了這些因素的不良影響，使訊號恢復更具挑戰性。
因此，無法利用中繼器之前和之後的完整鏈路範圍，每個位置都必須採用較短的走線，以最大程度地降低附加雜訊、殘留ISI和狹窄眼寬造成的影響。由於這些問題，在所有可能的應用中，系統開發人員都將承受巨大壓力，以瞭解和顯示中繼器對最終系統的複雜影響。
重計時器如何工作
典型的重計時器是一種混合訊號類比/數位元件，它具備協議感知能力，能夠摘錄嵌入式時脈。完全恢復資料，並使用乾淨的時脈重新傳輸新的資料副本。中繼器中包含了CTLE、VGA和驅動級，而重計時器中則包含CDR電路、長尾等化器(LTE)和決策回饋等化器(DFE)。
LTE用於補償長期脈衝回應受損，DFE則作為非線性等化器，抑制由高頻損耗和陷波之類的通道缺陷而導致的ISI。
另外，內部數位邏輯、狀態機和/或微控制器用於管理CTLE、 VGA、LTE和DFE塊的自動適配，並實現協議鏈路訓練和狀態更新，圖2提供典型的重計時器功能框架圖。
圖2 中繼器中包含CTLE、VGA和驅動級，典型的重計時器則包含CDR電路、LTE和DFE。
簡而言之，中繼器僅放大訊號，而重計時器則可完全恢復資料並發送全新的資料副本。圖3對此進行了圖形表述，顯示了被衰減的眼圖如何被中繼器打開，以及如何由重計時器完全重新生成。
圖3 經通道衰減的眼圖(左)、經過中繼器後的眼圖(中)和經過重計時器後的眼圖(右)，顯示出如何透過中繼器增強訊號，以及利用重計時器重新生成訊號。
重計時器必須具備協議感知能力，才能實現訊號的重新生成。它監視鏈路配置事務，並將自身設置為正確的模式。在某些情況下，重計時器也會參與鏈路設置。由於採用了這些自動步驟，因而無需手動調整具體的通道、線纜和波形因數，以更高資料速率進行系統整合也變得更加簡單。
符合高速介面規範的重計時器
近期，業界頒佈了一系列較難實現的高速SerDes規範。包括USB4、PCIe 5.0、CEI-28G和CEI-56G規範，以及仍在開發階段的PCI 6.0和CEI-112G規範，這些新標準旨在滿足不斷提高的資料輸送量需求。
20多年來，光互連論壇(Optical Internetworking Forum，OIF)和IEEE 802.3乙太網路委員會已聯合發佈了八代SerDes及前期規範。針對每一代SerDes規範，供應商都開發出了位元級、與協議無關(Protocol-agnostic)的重計時器產品，促進系統製造商的產品開發。
這些SerDes技術和相應的重計時器已被採用並產生了廣泛的影響，其應用領域包括電信、乙太網路、Interlaken、RapidIO、SATA、SCSI SAS、光纖通道、InfiniBand，以及眾多專有系統。但中繼器晶片在OIF/乙太網路系列生態系統中從未得到廣泛應用，這是由於鏈路的設計通常更精細，耗盡了鏈路資源。
PCI Express (PCIe)是一種高速串列電腦擴展匯流排標準。它是個人電腦繪圖卡、硬碟驅動器、SSD、Wi-Fi和乙太網路硬體連接的標準主機板介面。中繼器可以完全滿足PCIe 3.0規範，資料速率達8Gbps/通道。而PCIe 4.0將速率提高了一倍，達到16Gbps/通道，中繼器也盡力滿足其速率要求，為系統實作者帶來了好處。
2019年5月，PCI-SIG標準機構正式發佈了PCIe 5.0規範，其資料通道運作速率高達32Gbps。速率不斷提高，對擴展能力的需求也不斷增加，PCIe中繼器的發展似乎已經到盡頭。在即將推出的PCIe 6.0標準中，PAM4的脆弱甚至導致設計者考慮中繼器會行不通的問題。
再來看USB，它是電腦、週邊裝置和其他電腦之間的產業介面標準。USB 1.0於1996年發佈，USB 2.0隨後於2000年發佈。即便USB-IF未將中繼器標準化，但中繼器在擴展連接和電壓相容性方面所具有的優勢仍使其不可或缺。
2010年，隨著USB 3.0的發佈，USB的訊號完整性問題變得更加明顯，這推動了中繼器產品進入市場，以便擴展Superspeed 5Gbps鏈路連接。USB 3.1和Superspeed+10Gbps鏈路延續了這一趨勢；USB 3.2規範透過USB-C連接器將USB 3.0中的單通道模式擴展為雙通道，進一步促進了中繼器的應用。
USB-IF於2019年8月正式發佈了USB4規範，將鏈路性能進一步提高到了20Gbps/通道(雙通道達到40Gbps)。20Gbps訊號較之前脆弱很多，更容易受到ISI、帶通波紋、抖動源、類比失調、終端失配、對內偏移、反射、熱雜訊和電源雜訊的影響。結果，中繼器應用於USB的時代又將終結。
更新的高速互連規範將推動新一代訊號調節解決方案的發展。數位重計時器是在極具挑戰的通道上發送超高速資料同時保持訊號完整性的關鍵因素。當速率高於10Gbps時，使用中繼器將面臨許多困難，因此，業界期望推進重計時器的使用，並將其寫入了最新規範。
總而言之，諸如中繼器和重計時器這類訊號調節技術在許多系統環境中都非常有用，但當資料速率超過10Gbps時，中繼器便不再適合許多應用。在OIF/乙太網路生態系統中，重計時器已成為首選的訊號調節器；在PCIe生態系統中，PCI 4.0是中繼器的最後一搏，重計時器則可提供更好的解決方案。在USB生態系統中，USB4是一個轉捩點，此時中繼器已不是系統的最好選擇；而具有協議感知能力的重計時器則實現了所需的訊號完整性，提供了穩健、明確的發展藍圖，以及低成本的系統解決方案，可以充分滿足消費者的需求。
(參考原文：Why is a retimer required for high-speed data channels?，by Brian Holden、Paul Wilson)
本文同步刊登於EDN Taiwan 2020年12月號雜誌
從無線連接、更快的處理和運算、網路安全機制、更複雜的虛擬實境(VR)到人工智慧(AI)等技術，都將在未來的每一個嵌入式系統中發揮更關鍵功能。「嵌入式系統設計研討會」將全面涵蓋在電子產業最受熱議的「智慧」、「互連」、「安全」與「運算」等系統之相關硬體和軟體設計。
會中將邀請來自嵌入式設計相關領域的研究人員、代表廠商以及專家，透過專題演講、產品展示與互動交流，從元件、模組到系統，從概念設計到開發工具，深入介紹嵌入式系統設計領域的最新趨勢、創新和關注重點，並深入分享關於嵌入式系統設計的經驗、成果以及遇到的實際挑戰及其解決方案。
加入LINE@，最新消息一手掌握！
