10個不可不知的先進IC封裝基本術語

作者 : Majeed Ahmad,EDN主編

先進IC封裝是「超越摩爾」(More than Moore)時代的一大技術亮點。然而,先進IC封裝技術發展十分迅速,設計工程師和工程經理們需要跟上這一關鍵技術的發展節奏。首先,他們需要瞭解先進IC封裝中不斷出現的基本術語…

先進IC封裝是「超越摩爾」(More than Moore)時代的一大技術亮點。當晶片在每個製程節點上的微縮越來越困難、也越來越昂貴之際,工程師們將多個晶片放入先進的封裝中,就不必再費力縮小晶片了。

然而,先進IC封裝技術發展十分迅速,設計工程師和工程經理們需要跟上這一關鍵技術的發展節奏。首先,他們需要瞭解先進IC封裝中不斷出現的基本術語。

本文將對下一代IC封裝技術中最常見的10個術語進行簡介。

2.5D封裝

2.5D封裝是傳統2D IC封裝技術的進展,可實現更精細的線路與空間利用。在2.5D封裝中,裸晶堆疊或並排放置在具有矽通孔(TSV)的中介層(interposer)頂部。其底座,即中介層,可提供晶片之間的連接性。

2.5D封裝通常用於高階ASIC、FPGA、GPU和記憶體立方體。2008年,賽靈思(Xilinx)將其大型FPGA劃分為四個良率更高的較小晶片,並將這些晶片連接到矽中介層。2.5D封裝由此誕生,並最終廣泛用於高頻寬記憶體(HBM)處理器整合。

圖1 2.5D封裝示意圖。(圖片來源:Research Gate)

3D封裝

在3D IC封裝中,邏輯裸晶堆疊在一起或與儲存裸晶堆疊在一起,無需建構大型的系統單晶片(SoC)。裸晶之間透過主動中介層連接,2.5D IC封裝是利用導電凸塊或TSV將元件堆疊在中介層上,3D IC封裝則將多層矽晶圓與採用TSV的元件連接在一起。

TSV技術是2.5D和3D IC封裝中的關鍵使能技術,半導體產業一直使用HBM技術生產3D IC封裝的DRAM晶片。

圖2 從3D封裝的截面圖可以看出,透過金屬銅TSV實現了矽晶片之間的垂直互連。(資料來源:Research Gate)

Chiplet

晶片庫中有一系列模組化晶片可以採用裸晶到裸晶互連技術整合到封裝中。Chiplet是3D IC封裝的另一種形式,可以實現CMOS元件與非CMOS元件的異質整合(Heterogeneous integration)。換句話說,它們是較小型的SoC,也叫做chiplet,而不是封裝中的大型SoC。

將大型SoC分解為較小的小晶片,與單顆裸晶相比具有更高的良率和更低的成本。Chiplet使設計人員可以充分利用各種IP,而不用考慮採用何種製程節點,以及採用何種技術製造。他們可以採用多種材料,包括矽、玻璃和層壓板來製造晶片。

圖3 基於Chiplet的系統是由中介層上的多個Chiplet組成。(圖片來源:Cadence)

扇出(Fan out)

在扇出封裝中,「連結」(connection)被扇出晶片表面,從而提供更多的外部I/O。它使用環氧樹脂成型材料(EMC)完全嵌入裸晶,不需要諸如晶圓凸塊、上助焊劑、倒裝晶片、清潔、底部噴灑充膠和固化等製程流程,因此也無需中介層,使異質整合變得更加簡單。

扇出技術是比其他封裝類型具有更多I/O的小型封裝。2016年,蘋果(Apple)借助台積電(TSMC)的封裝技術,將其16奈米應用處理器與行動DRAM整合到iPhone 7的一個封裝中,從而將這項技術推向舞台。

扇出晶圓級封裝(FOWLP)

FOWLP技術是針對晶圓級封裝(WLP)的改進,可以為矽晶片提供更多外部連接。它將晶片嵌入環氧樹脂成型材料中,然後在晶圓表面建構高密度重分佈層(RDL)並施加焊錫球,形成重構晶圓(reconstituted wafer)。

它通常先將經過處理的晶圓切成單顆裸晶,然後將裸晶分散放置在載體結構(carrier structure)上,並填充間隙以形成重構晶圓。FOWLP在封裝和應用電路板之間提供了大量連接,而且由於基板比裸晶要大,裸晶的間距實際上更寬鬆。

圖4 在此FOWLP封裝示例中,矽倒裝晶片嵌入到玻璃基板中,重分佈層透過晶片扇出至玻璃通孔。(圖片來源:Samtec)

異質整合

將分開製造的不同元件整合到更高級別的元件中,可以增強功能並改進工作特性,因此半導體元件製造商能夠將採用不同製程流程的功能元件組合到一個元件中。

異質整合類似於系統級封裝(SiP),但它並不是將多顆裸晶整合在單個基板上,而是將多個IP以Chiplet的形式整合在單個基板上。異質整合的基本思想是將多個具有不同功能的元件組合在同一個封裝中。

圖5 異質整合中的一些技術建構區塊。(圖片來源:ASE Group)

HBM

HBM是一種標準化的堆疊儲存技術,可為堆疊內部,以及記憶體與邏輯元件之間的資料提供高頻寬通道。HBM封裝將記憶體裸晶堆疊起來,並透過TSV將它們連接在一起,從而創建更多的I/O和頻寬。

HBM是一種JEDEC標準,它在封裝內垂直整合了多層DRAM元件,封裝內還有應用處理器、GPU和SoC。HBM主要以2.5D封裝的形式實現,用於高階伺服器和網路晶片。現在發佈的HBM2版本解決了初始HBM版本中的容量和時脈速率限制問題。

圖6 HBM封裝將記憶體裸晶彼此堆疊,並利用TSV將它們連接起來以創建更多I/O和頻寬。(圖片來源:SK Hynix)

中介層

中介層是封裝中多晶片裸晶或電路板傳遞電訊號的管道,是插口或接頭之間的電介面,可以將訊號傳播更遠,也可以連接到板子上的其他插口。

中介層可以由矽和有機材料製成,充當多顆裸晶和電路板之間的橋樑。矽中介層是一種經過驗證的技術,具有較高的細間距I/O密度和TSV形成能力,在2.5D和3D IC晶片封裝中扮演著關鍵角色。

圖7 系統磁碟分割中介層的典型實現。(資料來源:Yole Développement)

重分佈層

重分佈層包含銅連接線或走線,用於實現封裝各個部分之間的電氣連接。它是金屬或高分子介電材料層,裸晶可以堆疊在封裝中,從而縮小大晶片組的I/O間距。重分佈層已成為2.5D和3D封裝解決方案中不可或缺的一部分,使其上的晶片可以利用中介層相互進行通訊。

圖8 使用重分佈層的整合封裝。(圖片來源:Fujitsu)

TSV

TSV是2.5D和3D封裝解決方案的關鍵實現技術,是在晶圓中填充銅,提供貫通矽晶圓裸晶的垂直互連。它貫穿整個晶片以提供電氣連接,形成從晶片一側到另一側的最短路徑。

從晶圓的正面將通孔或孔洞蝕刻到一定深度,然後將其絕緣,並沉積導電材料(通常為銅)進行填充。晶片製造完成後,從晶圓的背面將其減薄,以暴露通孔和沉積在晶圓背面的金屬,從而完成TSV互連。

圖9在TSV封裝中,DRAM晶片接地、穿透並與電極相連。(圖片來源:Samsung Electronics)

(參考原文:Lost in the advanced IC packaging labyrinth? Know these 10 basic terms,by Majeed Ahmad)

本文同步刊登於EDN Taiwan 2020年11月號雜誌

 

加入LINE@,最新消息一手掌握!

發表評論