新晶片架構可提升LED效率

作者 : Yoelit Hiebert,EDN

由美國國家標準暨技術研究院、馬里蘭大學、倫斯勒理工學院和IBM Thomas J. Watson研究中心共同開發的新型LED晶片架構,有可能在設備效率方面真正改變遊戲規則…

由美國國家標準暨技術研究院(NIST)、馬里蘭大學(University of Maryland)、倫斯勒理工學院(Rensselaer Polytechnic Institute)和IBM Thomas J. Watson研究中心共同開發的新型LED晶片架構,有可能在設備效率方面真正改變遊戲規則。

此開發團隊已在實驗室中成功證明了其概念,且在《Science Advances》同行評審(peer-reviewed,或稱同儕審查)期刊上發表了一篇討論其工作的論文。新設計可望將亮度提高幾個數量級,是目前亞微米級大小(submicron-sized ) LED的100~1,000倍,這使新設計成為各種應用中新興技術的誘人替代方案。

到目前為止,大家都對LED「接管」照明產業的程度非常熟悉,這在很大程度上是由於LED的運作效率大大優於早期技術。但是仍然存在限制LED效率的障礙,這種現象被稱為「效率下降」(efficiency droop),這種現象長期以來讓使用LED進行產品設計的設計人員感到沮喪。效率下降是由外部量子效率(external quantum efficiency,EQE)降低所引起,EQE用以衡量LED將電子轉換為光子的效率,以及這些光子能脫逸出LED材料的難易程度。EQE的下降是隨著工作電流的增加而發生,這歸因於非輻射複合的升高和p-n結溫度的升高,進而影響了二極體主動區的複合過程。

開發新架構的研究團隊正致力於與常規的平面LED「晶片」進行物理設計,以為NIST的NOAC (晶片上NIST)技術等應用提供解決方案。最終結果是一個由氧化鋅「鰭」(fins)組成的LED光源,每個鰭約5μm長,組合成一個類似梳子的陣列,其結構與材料(ZnO-GaN)用於在紫光和紫外線(UV)之間邊界處的頻段中產生光。透過3D有限差分時域(finite-difference time-domain,FDTD)建模,該團隊能夠確定鰭片是從暴露於空中的小面發光,萃取效率約為15%。此外,光譜輻射通量測量結果證實這種基於鰭片設計的輸出功率,隨驅動電流的增加而線性增加,表示造成效率下降的因素(如電子洩漏(electron leakage)、歐傑復合(Auger recombination)、缺陷相關複合和溫度效應)不明顯。

「基於鰭片」的LED架構。

該研究團隊認為,能將效率下降現象消除,可歸因於鰭片設計的物理幾何形狀。更重要的是要注意,在LED中,n型材料中的電流必須等於p型材料中的電流。因此,對於其中n型和p型材料尺寸相同的平面LED設計,無論注入電流如何,複合區域的尺寸基本上是恆定的。為了使鰭式LED提供足夠數量的電子以與在較大物理區域上生成的空腔結合,隨著施加更大的電流時,重組區域進一步擴展到鰭片中,從而消除了效率下降現象。

更令人驚訝的是,該團隊發現,在驅動電流大於50mA時,這種新設計的發射光譜會逐漸從以385nm為中心的較寬輸出光譜變為403nm和417nm處的兩條窄線。根據他們的計算,研究小組認為,這種轉變是在重組區域到達鰭片的頂部時發生,因此不再能夠隨著電流的增加而擴展。這一點,鰭片的行為就像Fabry-Perot空腔(Fabry-Perot cavity)一樣,能夠產生雷射放光。

LED已被應用於照明之外的眾多應用中,包括顯示器、生物醫學、消毒、感測器和保全系統。到目前為止,主要挑戰是效率下降現象將輸出功率限制在奈瓦(nW)以下,從而限制了這些設備的性能。基於鰭片的架構似乎是解決此問題的可行解決方案,允許在微瓦(μW)範圍內輸出輻射功率,而且由於其高輻射功率輸出,採用這種新的鰭片設計的亞微米LED和雷射裝置,有潛力促使我們每天使用的產品和系統中如何部署LED的另一個重大轉變。

(參考原文:New chip architecture could boost LED efficiency,by Yoelit Hiebert,EDN Taiwan Anthea Chuang編譯)

 

掃描或點擊QR Code立即加入 “EETimes技術論壇” Line 群組 !

 EET-Line技術論壇-QR

發表評論