簡化汽車電子時脈樹設計

作者 : Kyle Beckmeyer,Silicon Labs時脈產品資深行銷經理

系統能力、功能、性能和成本方面在採用最新一代的汽車級IC平台和連接解決方案帶來了顯著的改善效益,但設計的複雜性也為系統設計者帶來新的挑戰。這些挑戰之一,是滿足處理器、FPGA、交換器SoC、乙太網路PHY、USB PHY和PCIe-Express Gen3/4端點中的高速SerDes對高精準度、低抖動參考時脈日益成長的需求…

汽車電子產品的發展比以往任何時候更為快速,尤其是製造商在將功能豐富的資訊娛樂系統和先進駕駛輔助系統(ADAS)導入產品線的同時,並開發全自動駕駛車。先進的半導體技術有助於這些新型車輛系統的快速開發和部署,半導體製造商也將越來越多汽車級產品推向市場,包括更高頻寬的處理器、GPU、高速PCI-Express交換器、乙太網路交換器SoC/PHY和FPGA。系統能力、功能、性能和成本方面在採用最新一代的汽車級IC平台和連接解決方案帶來了顯著的改善效益,但設計的複雜性也為系統設計者帶來新的挑戰。

這些挑戰之一,是滿足處理器、FPGA、交換器SoC、乙太網路PHY、USB PHY和PCI-Express Gen3/4端點中的高速SerDes對高精準度,低抖動參考時脈日益成長的需求。用於汽車網路閘道、資訊娛樂系統、數位駕駛艙、ADAS、光達和自動駕駛控制單元。在這些不斷發展的新應用中,所需的精準參考時脈數量正穩定增加,這些參考時脈需要結合可變頻率的單端和差分時脈格式,以及低至300fs的RMS相位抖動要求。

汽車電子技術的發展

從汽車史上看,汽車系統設計使用較低頻寬的處理器和微控制器,每塊板的設計只需要一到兩個單端的參考時脈頻率。滿足這些時脈要求很簡單,因為他們只需使用一兩個石英晶體或晶體振盪器。隨著現代汽車電子設計使用參考時脈數量的增加,滿足時脈要求最簡單的方法是添加更多的石英晶體或振盪器;然而,調整以石英為基礎元件的數量有許多缺點和局限性。除了增加電路板空間和成本外,石英晶體和振盪器先天上有易受衝擊和振動故障的影響,因此會造成很高的failure in time (FIT)故障率。增加石英晶體和振盪器的數量,則會增加系統設計的故障點數,以及長期的可靠性風險。

多年來,通訊、運算、工業和消費市場一直使用基於矽的整合時脈產生器解決方案來滿足對精準參考時脈時序的要求,而非石英晶體和振盪器。為確保系統正常運作並將誤碼率降至最低,高精準度、低抖動的基準時脈在高速設計中至關重要。隨著處理器速度和SerDes頻寬水準的提高,對基準時脈的抖動要求也越來越難以滿足。最新一代汽車網路閘道器、ADAS感測器和自動駕駛平台目前正使用高頻寬處理器、FPGA、1G/10GbE連接和PCI-Express Gen3/4/5資料匯流排,這些匯流排要求差分時脈的相位抖動須低於500fs RMS。時脈產生器可以將多達八個石英晶體或振盪器的功能整合到一個積體電路中,並在輸出時脈上提供優異的RMS相位抖動性能( <300fs RMS),同時提供許多附加功能和優點,有助於系統簡化參考時脈的設計。

時脈樹要求持續成長

經由匯總系統設計所需的參考時序組合,可以簡化選擇和定義最佳時脈的解決方案。一組參考時脈通常被稱為「時脈樹」。時脈樹通常包括輸入參考頻率、端點所需的輸出時脈頻率、時脈輸出格式,以及每個參考時脈最大抖動性能的要求等級,這些通常由每個終端設備製造商指定。

除了新的汽車處理器、FPGA、連線和資料匯流排半導體解決方案正投入市場之外,AEC-Q100合格的矽基時脈解決方案現在也可用於簡化汽車應用中日益複雜的時脈樹設計問題。透過整合參考時脈到整合的時脈產生器中,系統設計者可以減少故障點,提高系統可靠性,並在抖動性能和頻率靈活性方面獲得顯著優勢。與傳統基於石英的設備相比,額外的優點包括減少載板空間面積以及降低解決方案的總成本。

汽車時脈解決方案的進展

除了在同一設備產生分數和整數相關的輸出頻率外,最新一代符合AEC-Q100的時脈產生器配備的全新功能也可以簡化汽車電子時脈設計,而這些都是傳統石英晶體或振盪器解決方案無法具備的。

在導入ISO 26262和ASIL的要求之下,安全性一直是所有汽車電子產品設計的首要任務。這些要求也會帶來新的設計挑戰。要在設計時脈方面達到系統安全層級的目標,系統設計人員使用的時脈產生器應具備冗餘的主要和備用參考輸入功能、健康狀態監測功能,以及可以直接與系統安全管理IC通訊的故障檢測指示器。

在過去,汽車電子系統設計者一直不願意採用時脈產生器,因為潛在的電磁波輻射問題可能無法符合CISPR25 Class4或Class5的限制要求。展頻已經成為減少電磁波輻射的一種通用做法,但是在應用展頻的情況下,能夠容許參考時脈展頻的頻率和端點數量有限。最近由Silicon Labs完成的研究和CISPR25測試顯示,使用互補的LVCMOS輸出驅動器產生的單端時脈,結合新的佈局方法和作業模式可大幅減少時脈的電磁波輻射,並且在CISPR25 Class4和Class5的測試上展現出優異的成果。

最新一代的符合AEC-Q100標準的時脈產生器也可以完全編程,使系統設計能夠在根據特定的時脈樹要求下,在幾分鐘內提供完全客製化的解決方案,而不須苦等客製設備的開發。如果在產品開發過程中需要更改,則可以透過簡易的軟體或使用I2C埠直接在系統中輕鬆地進行更改。

為提高乘客的安全性和體驗,汽車製造商的自動駕駛系統正迅速採用新的網路、ADAS,以及利用先進半導體處理器、FPGA、GPU和乙太網路交換器/PHY。採用這些新式、更高頻寬的平台增加了設計的複雜性,同時也增加了對高精準度、低抖動、單端和差分參考時脈的需求。汽車級AEC-Q100時脈產生器的引進,為系統設計者提供整合式的高性能解決方案,能夠將整個時脈樹整合到單一IC電路中,與傳統的石英晶體和振盪器解決方案相較之下,可提高可靠性和降低系統成本。

活動簡介

人工智慧(AI)無所不在。這一波AI浪潮正重塑並徹底改變科技產業甚至整個世界的未來。如何有效利用AI協助設計與開發?如何透過AI從設計、製造到生產創造增強的體驗?如何以AI作為轉型與變革的力量?打造綠色永續未來?AI面對的風險和影響又是什麼?

AI⁺ 技術論壇聚焦人工智慧/機器學習(AI/ML)技術,涵蓋從雲端到邊緣、從硬體到軟體、從演算法到架構的AI/ML技術相關基礎設施之設計、應用與部署,協助您全面掌握AI最新技術趨勢與創新,接軌AI生態系佈局,讓機器學習更快速、更經濟、更聰明也更有效率。

贊助廠商

加入LINE@,最新消息一手掌握!

發表評論