解析電源MOSFET新型源極底置技術配置方式

作者 : Bastian Lang,英飛凌科技(Infineon)產品行銷經理

市場上一談到電源管理,就會想到追求更高的能源效率、功率密度、耐受度,以及延長終端應用的使用壽命。矽技術的各種進展成果,協助關鍵效能參數持續向前突破,不過卻很少有全新的封裝概念,能夠創造突破性的效益…

市場上一談到電源管理,就會想到追求更高的能源效率、功率密度、耐受度,以及延長終端應用的使用壽命。矽技術的各種進展成果,協助關鍵效能參數持續向前突破,不過卻很少有全新的封裝概念,能夠創造突破性的效益。由於新型源極底置技術問世,以及全新產品系列上市,英飛凌正領軍定義全新的業界標準配置。

汲極底置vs.源極底置

圖1左顯示現代垂直溝槽電源MOSFET的結構,協助瞭解電源MOSFET在PQFN 3.3×3.3mm封裝中的截面情況。此架構的基礎為導線框架,作為薄矽晶片的載體,以及底部矽的汲極連接。在垂直溝槽MOSFET中,電流會垂直通過裝置,因此裝置頂端和底部將用於電氣連接。N通道電源MOSFET的主動溝槽位於晶片源極側,一般設置於頂端。矽晶片的源極連接是以銅片建立,將矽晶片頂端連接至導線框架,閘極連接也位於主動溝槽側,一般是透過黏合線連接導線框架。就以上結構而言,三項電氣連接全部都在導線框架,讓MOSFET可安裝於PCB上。

圖1 PQFN 3.3 × 3.3mm汲極底置電源MOSFET內部結構(左),以及PQFN 3.3 × 3.3mm源極底置電源MOSFET內部結構(右)。

源極底置概念

這種全新方法雖然簡單,卻是突破性的創舉。將矽晶片以上下翻轉的方式置於MOSFET封裝內部,讓源極電位能夠連接導線框架,而不是汲極電位。圖1右顯示新型源極底置技術的結構,其中可直接於導線框架建立矽晶片的閘極和源極連接,汲極的電氣連接(晶片頂端)則可透過非常大的銅片實現。

圖2顯示PQFN 3.3×3.3mm OptiMOS MOSFET系列的配置差異。汲極、源極和閘極的電氣連接位置仍然相同,因此非常容易直接替代。

圖2 (a)標準PQFN 3.3 × 3.3mm、(b)新型源極底置PQFN 3.3 × 3.3mm和(c)新型源極底置中央閘極PQFN 3.3 × 3.3mm封裝配置。

新型源極底置概念問世後,產生了兩種新型配置,分別是源極底置標準閘極(圖2b)和源極底置中央閘極(圖2c)。

運用源極底置的各項效益

前述新型配置提供多項效益,例如:

1.改善RDS(on)

2.降低熱阻

3.新型熱管理功能

RDS(on)讓晶片上下翻轉,可移除標準汲極底置裝置的部分結構限制。源極底置可放寬部分限制,使用更大的晶片,降低30%的RDS(on),進而在應用中直接減少I2R損耗,提升功率密度。

散熱管理:這是電力電子設計中最嚴格的領域之一。如果能夠掌控熱能,就可直接延長終端裝置使用壽命,或提升功率密度。源極底置概念提供多項效益,協助實現溫度更低的設計。大幅降低RDS(on)也會對熱能造成影響,因為裝置中的損耗減少,進而降低裝置溫度。垂直電源MOSFET的主動溝槽位於矽晶片源極側,運作期間的大部分損耗都是在此發生,並轉換為多餘熱能。在傳統的汲極底置裝置,前述熱能需透過矽傳輸至連接導線框架的汲極側,然後再前往PCB。

如果讓晶片上下翻轉,矽晶片的主動溝槽就能直接接觸銅導線框架,而溝槽中產生的熱能,就可透過導線框架直接傳導至PCB。這種新結構配置可減少22%的RthJC,由1.8K/W降低至1.4K/W。

源極底置概念可在半橋或全橋式配置設計中提供多項優點。連接MOSFET導熱片的PCB銅區,一般能夠非常有效地分佈MOSFET產生的損耗。圖3a以非常普遍的同步降壓轉換器圖示為例,高壓側FET的汲極電位連接輸入電壓;低壓側FET的源極接點連接至接地(GND)電位。高壓側裝置的源極電位連接至低壓側MOSFET的汲極,形成開關節點。如果在半橋配置低壓側使用汲極底置,導熱片就必須連接開關節點區域,開關節點電位為調變波形,因此會在Vin和接地電位之間跳動。此區域應盡量縮小,以減少發射進入系統的雜訊,但這會限制低壓側MOSFET的熱管理能力。源極底置概念能夠克服此項挑戰,因為低壓側MOSFET的導熱片位於接地電位,由於接地區域通常相當大,因此可作為散熱器,搭配使用源極底置裝置的大型導熱片,而導熱孔也能輕易設置於裝置下方的接地電位。圖3b顯示可能的PCB配置範例,其中可視為靜止(或不跳動)的兩個電位為+12V和接地。

圖3 (a)以半橋式MOSFET配置實作的同步降壓轉換器圖示,以及(b)半橋式MOSFET組態中汲極底置(高壓側)和源極底置(低壓側)的配置範例。

前述內容顯示新型源極底置概念有三大效益,提供最有效的熱管理:

  • 大幅降低RDS(on)
  • 減少22%的RthJC
  • 最佳配置機會

並聯運作

在OR-ing及電池保護等應用中,必須以靜態方式處理大量電流。因此非常低的導通電阻扮演關鍵角色,協助限制系統中的損耗,並讓溫度維持在可接受水準。為了達到最低RDS(on),多個MOSFET以並聯方式連接,中央閘極選項可加大汲極與源極接點之間的沿面距離,讓多個裝置的閘極可在單一PCB層連接,不必佈線通過通孔連接至電路板其他層。

應用效益及真實範例

探討真實範例有助於探索新型源極底置概念如何發揮真實效益。以下案例提出的降壓轉換器,是以目前市面上同類最佳裝置設計而成。圖4顯示以下配置:(a)使用PQFN 5 × 6mm解決方案;(b)使用目前可用的同類最佳PQFN 3.3 × 3.3mm,以及(c)應用源極底置解決方案。

圖4 配置方式(a)使用PQFN 5 × 6mm解決方案、(b)使用目前可用的同類最佳PQFN 3.3 × 3.3mm,以及(c)源極底置解決方案。

就圖5顯示的應用效率而言,源極底置解決方案遠勝其他兩種選項;例如在完全負載情境下,達到1.5%的改善幅度。由於熱限制的緣故,這點相當關鍵,因為在完全負載情況下提升效率,可直接提升終端應用的功率密度。除了效率以外,也分析靜態開關以瞭解裝置的熱效能。創新的源極底置概念,可讓更大的矽晶片置於PQFN 3.3 × 3.3mm面積之中,大幅加強RDS(on),再加上更出色的RthJC,讓源極底置裝置溫度遠低於一般配置元件。在20A恆定電流情況下,設計溫度能夠比可用的PQFN 3.3 × 3.3mm解決方案低10℃。

圖5 不同MOSFET配置的系統效率(配置請參閱圖4)。

全新業界標準

電源MOSFET中的源極底置概念,有助於解除電源管理中的部分配置相關限制。裝置提升電氣及熱效能參數,加上全新的系統設計彈性,可協助工程師擺脫限制探索全新概念,將應用效能推向前所未有的高峰。

本文同步刊登於EDN Taiwan 2020年10月號雜誌

掃描或點擊QR Code立即加入 “EETimes技術論壇” Line 群組 !

 EET-Line技術論壇-QR

發表評論