剖析用於切換式電源的雷擊突波放電設計

作者 : 林錦宏,英飛凌科技(Infineon)

雷擊突波放電是常見的過壓來源之一。外部產生的突波是由於雷擊、電網切換或者是鄰近的建築所造成;內部所產生的突波一般來自於馬達、變壓器的切換等因素,系統的突波會受到系統的組態與其所連接的負載所影響。

雷擊突波放電是常見的過壓來源之一。外部產生的突波是由於雷擊、電網切換或者是鄰近的建築所造成,大自然環境所造成瞬間的電壓或電流尖波通常是不可預測的,特別是雷擊會產生數百焦耳以上具有破壞性的瞬間能量突波;內部所產生的突波一般來自於馬達、變壓器的切換等因素,系統的突波會受到系統的組態與其所連接的負載所影響。雷擊突波測試是切換式電源的必測重要項目之一,本文將會介紹雷擊突波放電,並且針對切換式電源的應用提出建議的解決設計方案,最後探討數個實際設計案例。

雷擊突波放電

雷擊突波是由於雲跟雲之間或是雲對地的數百萬伏特的靜電放電,即使是距離數英哩遠的間接突波放電,也足以感應磁場而產生數千伏特(kV)的電壓突波於承載著大電流的電力傳輸線,如此大於1000A2s的能量會以電壓或電流的形式呈現在所連接的負載,家用的電子設備很容易因為此突波而損壞。

圖1 雷擊突波放電。

雷擊突波測試規範主要是遵循IEC 61000-4-5。其目的在於提供一套模型來模擬產生突波,然後視待測物是否能夠正常工作,一般分為差模與共模暫態突波。差模暫態主要是火線對中性線如圖2(a)所示;共模暫態主要是火線對地線或是中性線對地線如圖2(b)所示。

圖2 差模(a)與共模(b)的突波測試。

圖3所示的簡化突波產生器是由高壓電源經由一個電阻對耦和電容充電,當上開關關上時,耦合電容會對脈衝成形網路做放電,其中的電感決定脈衝的上升時間,脈衝的持續時間則由阻抗所決定。這些元件值是依據IEC 61000-4-5的規範來做調整,其產生所需的開路電壓與短路電流的波形,分別如圖4(a)與圖4(b)所示。

圖3 突波產生器。

圖4 開路電壓(a)與短路電流(b)的波形。

突波放電測試必須符合IEC 61000-4-5的規範標準,其取決於所設計的系統環境,表1總結突波電壓的不同測試環境與電壓位階。

表1 測試環境與位階。

IEC 61000-4-5的測試程序如表2所示。在每一個極性、在不同的角度、每一個電壓位階,以及最大重複率等條件項目都清楚制定,待測物必須先通過較低電壓位階然後才能再進行較高電壓位階的測試,當突波加至待測物,待測物不能損壞,並且可以自動或經由手動回復正常的操作功能。

表2 測試程序。

雷擊突波放電測試設置如圖5所示。交流輸入電壓由一個隔離變壓器進行隔離以確保安全,雷擊突波測試器產生電壓或電流波形到待測物的電源線,待測物被放置在一具有隔離功能的木桌上。

圖5 雷擊突波放電設置。

解決設計方案

差動模式突波是應用於火線跟中性線如圖6(a)所示。差動模式的突波能量可以被熱敏電阻所阻擋或被壓敏電阻和大電容所吸收,負溫度係數的熱敏電阻其電阻值會隨著溫度上升而減少如圖6(b)所示,熱敏電阻可以限制瞬間工作電流大小還有雷擊突波電流。壓敏電阻具有雙向對稱的特性如圖6(c)所示,當不導通時,電流電壓曲線呈現線性的關係,這是因為近似開路的高阻抗,此時流經壓敏電阻的只有幾個微安等級的漏電流,當壓敏電阻上的暫態電壓大於額定值,其電阻突然變得很小,這是因為壓敏電阻由於半導體材料的累增崩潰效應而形成一個傳導體,換句話說,壓敏電阻會隨著暫態電壓變化,而自我調節可以允許更多電流流過。

圖6 差動模式突波(a),熱敏電阻特性曲線(b),壓敏電阻特性曲線(c)。

共模突波是應用於火線跟地線或中性線跟地線如圖7(a)所示。共模突波的耐受性會受到一次側跟二次側之間的距離、共模線圈,以及Y電容等因素而影響,當突波電流在地迴路產生電壓差,耦合到小訊號走線就會對控制訊號產生干擾,若將火線對地線的Y電容走線加寬,可以旁路掉突波電流的干擾。此外,在一次側與二次測的地之間,使用較小尺寸與較小元件值的Y電容,可以降低突波電流的影響,火線與中性線對一次側的地要保持足夠的間距,如果空間允許,可以在Y電容的兩腳上都串接磁珠,幫助抑制突波電流。

圖7 共模突波的解決方案。

除此之外,氣體放電管結合壓敏電阻,對於交流電的瞬態過電壓,提供一個保護的解決方法如圖8(a)所示。當工作於正常操作電壓並低於放電跳火電壓,氣體放電管維持於高阻抗斷路狀態;當工作電壓逐漸增加,氣體放電管會進入輝光區(Glow region)。管內的氣體開始離子化,電流變大形成累增崩潰現象,當電壓達到放電跳火電壓,氣體放電管變成短路狀態,如此得以將突波電流導到地端,以保護電路元件。

圖8 對於共模突波的氣體放電管(a),氣體放電管的特性曲線(b)。

當突波電壓產生時,瞬間的高電壓會導致EMI共模線圈飽和。共模線圈的漏電感與電容共振產生更大的諧振電壓與電流,這會嚴重影響後面的電路,對元件造成損壞,因此,氣體放電管可以與共模線圈並聯如圖9所示,有效抑制震盪的瞬間電壓。

圖9 對於共模突波的氣體放電管與共模線圈並聯。

在變壓器的繞組方面,如果變壓器的隔離設計低於雷擊突波電壓,一次側與二次側之間將會發生崩潰並且有相當高的突波電流。可以在一次側與二次側之間,加入一隔離層,然後連接至大電容的正端,因為隔離層比較靠近二次側,二次側的地對隔離層的雜散電容會比二次側的地對輔助繞組來的大。所以,當雷擊突波測試時,突波電流可以經由隔離層回到大電容正端,而不會經由一次側的地而影響到IC。

圖10 具有隔離層的變壓器繞組設計。

大部分IC的腳位都會有濾波電容來幫助濾除雷擊突波所產生的高頻雜訊,電容的位置盡量靠近IC,以達到較佳的效果,有些IC內建高壓啟動,雷擊突波電流經由大電容的正端,若高壓啟動腳位也與之相連,雷擊雜訊就會經由連接的走線所形成的天線而輻射出去,所以需要讓此走線越細越好,並且與小訊號走線保持足夠的間距。

實際設計案例

1.40W-Indoor LED driver

案例1是一個以Single stage Flyback為架構的40W LED驅動器。其MOSFET為IPD80R900P7、大電容只有220nF,所以對於突波能量吸收的能力較為薄弱,當在做1kV差模突波測試時,MOSFET被擊穿損壞。但是,只要經由電源濾波器(line filter)元件位置的變換,系統就可以通過2kV的差模突波電壓測試。圖11表示XDPL8105參考電路板的濾波器設計,紅色的部分是原本差模線圈與MOV的位置,綠色的部分則是所建議放置的位置,將MOV放在共模線圈之後會更為有效,因為共模線圈的串聯電阻可以幫助降低MOV的突波電流,而減少MOV所需承受的整體能量。

圖11 原來(紅色)與重新配置(綠色)的電源濾波器與MOV位置。

圖12表示XDPL8105參考電路的電源濾波器模擬設計。原本的濾波器在2kV突波的累增崩潰能量為116.9mJ,經由改變MOV的位置之後,累增崩潰能量降低到35mJ,然後再將差模線圈移到AC端,就沒有累增崩潰的現象發生。

圖12 電源濾波器的模擬設計。

模擬結果如圖13所示,在所建議的元件位置安排之下,不同階段在MOSFET所呈現的累增崩潰能量是逐漸減少的。

圖13 EAvalanche(綠色)、IMOV(紅色)、Input Surge pulse(黑色)、VDS(紫色)。

2.150W-Monitor SMPS Case study

此案例是一個150W螢幕電源,其拓樸是CrM PFC加上LLC,LLC MOSFET採用IPA60R400CE,在4.5kV共模突波測試。MOSFET被擊穿損壞,原本的電路板走線佈局如圖14所示,在PFC之後,bead與LLC級連接,然後再走線到大電容。

圖14 原本的走線佈局。

經由改變bead的走線先連接到大電容,然後再連接至LLC級,因為大電容可以幫助吸收突波能量,降低LLC MOSFET所受的應力。此外,在一次側與二次測的Y電容的腳位加上bead,下了這些解決對策之後,可以幫助通過4.5kV共模突波測試。

圖15 修正後的走線佈局。

3.200W-TV SMPS Case study

第三個案例是一個200W的電視電源,其拓樸為CrM PFC與LLC,PFC MOSFET為IPA60R280P7S,做2kV差模突波測試。MOSFET被擊穿損壞,原本的LLC IC高壓偵測走線靠近一次側地的走線,因為高壓偵測走線與一次側地之間的耦合電容與兩者間的間距成反比,經由將原來的高壓偵測走線切斷,加大高壓偵測走線與一次側地的距離,來降低高壓突波的干擾,最後,可以通過2kV的差模突波測試。

圖16 200W電視電源原本(a)、修正後(b)的走線佈局。

4.170W-TV SMPS Case study

這個案例是170W的電視電源,其拓樸是CrM PFC加上Flyback,Flyback MOSFET是IPA65R380E6。當在做6kV天線調諧器共模突波測試,MOSFET被二次側的地經由Y電容的突波擊穿而損壞。

圖17 突波路徑(a)、原本(b)的走線佈局。

原本一次側Y電容的走線是與與輔助繞組的地走線相連接,然後再接到大電容。這裡先切斷Y電容的地走線與輔助繞組的地,然後分別單獨連接至大電容的地,經由走線的改變,可以幫助系統通過9kV調諧器突波測試。

圖18 輔助繞組的地走線與Y電容一次側的地分別連接。

結論

本文介紹了雷擊突波及其測試規範,詳細剖析建議的解決設計方案,並且探討實際設計案例。除了一般使用者常用的對策,例如熱敏電阻、壓敏電阻、氣體放電管、共模或差模線圈,以及Y電容等方式之外,電路板的佈局走線才是根本的解決之道。一個好的電路板走線設計,不僅可以減少系統的雜散電感與電容,以幫助降低主要開關MOSFET的應力,進而協助設計者避免雷擊突波耦合到重要的走線,如此也可以減少抑制突波元件的使用,節省整體系統的物料成本。

本文同步刊登於EDN Taiwan 2020年9月號雜誌

掃描或點擊QR Code立即加入 “EETimes技術論壇” Line 群組 !

 EET-Line技術論壇-QR

發表評論