Cadence與聯電完成射頻毫米波設計流程認證

作者: Cadence

聯華電子宣佈Cadence毫米波(mmWave)參考流程已獲得聯華電子28奈米HPC+製程的認證。

透過此認證,Cadence和聯電的共同客戶可利用整合的射頻設計流程,加速產品上市時程。此完整的參考流程是基於聯電的晶圓設計套件(FDK)所設計的,其中包括具有高度自動化的電路設計、佈局、簽核和驗證流程的一個實際示範電路,讓客戶可在28奈米的HPC+製程上實現更無縫的晶片設計。

經認證的毫米波參考流程,支持Cadence的智慧系統設計策略,使客戶加速SoC設計的卓越性。

高頻射頻毫米波設計除了需要類比和混合訊號功能之外,還需要精確的電磁(EM)提取和模擬分析。此毫米波參考流程基於Cadence Virtuoso的射頻解決方案,匯集了業界領先的電路擷取、佈局實現、寄生元件參數擷取、電磁分析和射頻電路模擬,以及整合佈局與電路佈局驗證(LVS)和設計規則檢查(DRC)。

該流程還將使用Cadence EMX平面3D模擬和Cadence AWR AXIEM平面3D電磁分析的合併,在可靠的Virtuoso和Spectre平台中,從而提供了射頻電路矽前與矽後高度的自動化和分析性能的能力。

發表評論