為什麼要使用去耦電容?

作者 : Bruce Trump

每個人都知道運算放大器應該使用靠近運算放大器供電接腳的去耦電容,但為什麼要使用這個去耦電容呢?例如,如果沒有合適的去耦,運算放大器會更容易產生振盪。瞭解使用去耦電容的原因,能夠增加對這個問題的理解和認知。

每個人都知道運算放大器應該使用靠近運算放大器供電接腳的去耦電容,對嗎?但為什麼要使用這個去耦電容呢?舉個例子,如果沒有合適的去耦,運算放大器會更容易產生振盪。瞭解使用去耦電容的原因能夠增加對這個問題的理解和認知。

電源抑制比是運算放大器抑制供電發生變化的能力。如圖1所示,在低頻段,運算放大器的電源抑制比是非常高的,但是隨著頻率的增加,電源抑制比會減小。在高頻段,較小的電源抑制比可能會導致運算放大器振盪。

我們經常認為,外部的供電雜訊會影響運算放大器。但是,運算放大器自身會產生一些問題。例如,負載電流來源於運算放大器的供電。如果沒有合適的去耦,運算放大器的供電端的阻抗就會非常大。這會導致負載的AC電流在供電端產生一個AC電壓,從而構成了一條無意的,不可控的反饋回路。供電端的電感能夠放大該AC電壓。在高頻段,運算放大器的電源抑制比比較低,這條無意的反饋回路能夠引起振盪。

當然,運算放大器內部電路也會帶來一些影響。如果沒有一個穩定的供電,內部電路的節點之間也可能會產生反饋迴路。內部電路的設計是為了使運算放大器工作得更穩定,供電端有較低的電阻。如果沒有穩定的低阻抗的電源供電,運算放大器的工作可能變得特別異常且不可預測。

為運算放大器的輸入端加一個乾淨的正弦波,較差的去耦產生的反饋迴路上可能是一個失真的正弦波。如圖2 所示,在供電端的訊號電流經常是失真的,因為它僅僅是正弦訊號的一半。如果正端供電和負端供電的電源抑制比不相同,也會使輸出波形失真。

如果負載電流很大,該問題會變得更加嚴重。電抗性負載會產生相位,使負載電流產生相移,這可能會加劇這個問題。容性負載在反饋回路上會產生額外的相移,很有可能會產生振盪。為了消除這些問題,需要較大容值的鉭電容作為去耦電容,並且需要特別注意該電容的佈局,應直接連接在供電引腳上,且越近越好。

當然,並不是所有的低品質的去耦都會使運算放大器產生振盪。如果沒有足夠的正向回饋,或者相移並不是很大,並不會使運算放大器振盪。但是,運算放大器的性能會大大下降。較大的過衝,較長的建立時間會影響頻率回應和脈衝回應。

在以前的部落格中曾經討論過,TINA或者其他的SPICE模擬工具不能很好地模擬出這些現象。SPICE中的電壓源是相當穩定的,不會隨著負載電流而產生變化。要想模擬出實際的供電阻抗非常難,並且結果是不準確的。電源抑制比的值用最好的模型macro來模擬,但是,反饋回路上的相位關係不可能完全準確。一般情況下,模擬是很有用的,但並不能準確地預測出上述現象。

你不應該成為一個偏執狂——沒有必要對去耦太過要求。對一些特別敏感的情況和潛在的問題提高警惕就可以了。適當的理解和認知會使模擬設計變得更好。

(參考原文:Bypass Capacitors… yes, but why?,by Bruce Trump,EDN China編譯)

 

掃描或點擊QR Code立即加入 “EETimes技術論壇” Line 群組 !

 EET-Line技術論壇-QR

發表評論