如何提高系統ESD承受能力?

作者: Bruce Trump

ESD關乎電路的生存,但也應該考慮功能性的干擾,這也許包括需很長恢復時間的類比電路超載。在數位電路或系統處理器中的受干擾位元會是個更大的問題……

業者已經把晶片級的靜電放電(ESD)性能寫入資料手冊多年,但這些參數僅適用於在晶片焊接到電路板前。那麼在電路板上的ESD性能如何呢?

我們用多次電擊若干個晶片每個引腳的方法來確保其ESD性能,這模擬了在觸摸和裝配過程中晶片遭遇的惡劣情景。如果沒有ESD保護電路,只需要低至10V的靜電即可造成晶片損壞。

但是你也許更關心在PCB裝配後和使用時的ESD承受能力。一顆晶片在安裝到板子上後,一般是有更好的可靠性。電源連接處有旁路電容,可以承受相當大的放電。連接到板子的輸入輸出一般有串聯的電阻,以及PCB走線的電感。到地的電容,即使是從PCB走線上的到地電容,增強了避免損害、承受ESD的能力。

可以使用額外的鉗位二極體或者類似齊納管的元件,它們能大大提高整個產品或設備的ESD承受能力。圖1展示了一個最基本的方法,更多方法請點擊這裡

ESD關乎電路的生存,但也應該考慮功能性的干擾。這也許包括需很長恢復時間的類比電路超載,在數位電路或系統處理器中的受干擾位元會是個更大的問題。當你觸摸電腦,劃出一道電火花時也許會和我一樣縮手。即使此時硬體上沒有受到永久的損壞,一個ESD的「打擊」可以引起系統重定或者資料丟失。為確保你的系統或是產品能在不丟失資料或是重啟的情況下承受此電擊,懂得類比技術的你也許是指導PCB佈局、系統佈局,以及接地的最合適人選。

深思熟慮的規劃,以及實施能幫助實現好的結果。考慮在ESD過程中電流的流向,考慮電流的兩個極性來確保安全的電流路徑,最好能把放電路徑限制到接入點附近。在輸入的地埠放電會找到一個從容的路徑到大地,而不用在板子上亂轉。讓電流路徑遠離平行線,它的電容耦合或是電感耦合都會讓人不安。輸入埠放電一定要找到一條電流路徑到地,圖1中的鉗位二極體則提供了一條很短的路徑到電源線上,然後透過旁路電容到地。

在輸出埠或者其他任何可能與產品或者設備有導電接觸點處,請考慮相同的問題。認真的設計和PCB佈局後,可以提高系統的ESD的承受能力,包括生存和功能性的承受能力。如果有更大的問題,歡迎讀者們提問。如果解決了棘手的ESD敏感問題,非常歡迎你分享!

(參考原文:ESD… Zapp!,by Bruce Trump,EDN China編譯)

 

發表評論