imec與Cadence成功實現3奈米測試晶片設計定案

作者 : Cadence Design Systems

imec與益華電腦(Cadence Design Systems)宣佈,經由雙方長時間深入合作,率先業界達成3nm測試晶片定案。

這項旨在實現更先進3nm晶片設計的計畫是採用極紫外光微影製程(EUV)及193浸潤(193i)微影導向設計規則,與Cadence Innovus設計實現系統和Genus合成解決方案。

Imec為測試晶片運用業界通用的64位元CPU,配合客製3nm標準元件庫和TRIM金屬的流程,將繞線間距縮小至21nm。Cadence與imec攜手打造3nm實現流程的完整驗證,為新一代設計創新做好準備。

Cadence Innovus為一套大規模平行實體設計實現系統,幫助工程師實現理想的功耗、性能與面積(PPA)目標的優質設計,同時加速上市時間。Cadence Genus合成解決方案為新一代高性能RTL合成與實體合成引擎,符合最新FinFET製程節點要求,可將RTL設計產能提升多達十倍。

此項計畫測試EUV技術及193i微影規則以提供所需的解析度,同時在兩種不同的圖案假設下比較PPA目標。

活動簡介

人工智慧(AI)無所不在。這一波AI浪潮正重塑並徹底改變科技產業甚至整個世界的未來。如何有效利用AI協助設計與開發?如何透過AI從設計、製造到生產創造增強的體驗?如何以AI作為轉型與變革的力量?打造綠色永續未來?AI面對的風險和影響又是什麼?

AI⁺ 技術論壇聚焦人工智慧/機器學習(AI/ML)技術,涵蓋從雲端到邊緣、從硬體到軟體、從演算法到架構的AI/ML技術相關基礎設施之設計、應用與部署,協助您全面掌握AI最新技術趨勢與創新,接軌AI生態系佈局,讓機器學習更快速、更經濟、更聰明也更有效率。

贊助廠商

加入LINE@,最新消息一手掌握!

發表評論