航太工業正越來越多地使用速度更快、密度更高的FPGA和寬頻ADC/DAC元件,這些元件通常都是由開關型直流-直流(DC-DC)和負載點穩壓器產生的越來越低電壓供電。糟糕的PCB佈局、不恰當的平面規劃(floor planning)、無效的去耦合和微弱的濾波都會在給這些敏感元件供電的電壓軌上產生交流雜訊、干擾和瞬變訊號。

想像以下場景:最新的硬體將要試運行,你已經成功地啟動亮閃閃的新板,即將開始功能測試,卻發現電源軌壓降(rail droop)、接地反彈、電源引起的時脈與資料抖動,以及在ADC/DAC輸出頻譜中存在帶內雜散(in-band spur)。這些現象為什麼會發生?如何確定其根源及情況有多糟?負載對交流雜訊以及電壓軌上的漣波(ripple)有多敏感?它們的PSRR是多少?電源電壓要多安靜才能達到其被要求的效能?

使用示波器測量直流電源軌上的微弱交流(AC)雜訊是很有問題的:首先,儀器和探針會增加額外的雜訊,人們弄不清雜訊是測量引起的還是電源引起的。偏移量也可能受限制,使你無法放大查看並分析直流電源上的交流干擾。另外,示波器的輸入阻抗可能會成為電源軌的負載,其頻寬可能受限,因此會掩蓋高頻開關暫態雜訊。

由於人們越來越多使用速度更快、密度更高的FPGA和寬頻ADC/DAC(由開關穩壓器產生的低電壓供電),加上不良的設計方法,工程師在生產和除錯(debug)他們的航空電子硬體時需要能夠放大直流電源軌以查看交流瞬變、雜訊和漣波。示波器通常沒有足夠的偏移量將直流電源軌定位在螢幕中心以獲得所需的測量結果。在訊號路徑中放置一個隔流電容(blocking capacitor)可以解決偏移量問題,但也會掩蓋一些重要資訊,如壓縮或低頻漂移。

最新的低雜訊探針具有良好的雜訊指數,因此不會影響直流電源上的交流干擾與漣波測量結果。第一步測試是將輸入端短路,驗證探針和示波器是否適合所要求的測量任務。圖1總結了直流電源軌上的低水準交流雜訊的測量過程,可以看出,使用電源完整性探針代替標準探針可以減少基線雜訊。

20170109TA01P1
圖1 用於表徵基線雜訊的零測量。



使用衰減比超過1:1的主動或被動探針有助於解決偏移量難題,但也會降低訊噪比(SNR),並影響精確度。使用示波器的50Ω輸入同樣會成為待測量的直流電源的負載,如圖2所示。

20170109TA01P2
圖2 衰減比和端接(termination)會影響雜訊的測量結果。



FPGA或ADC/DAC動態載入直流電源發生在時脈頻率點,這會在電源軌上產生高速瞬變訊號和雜訊。設計師需要高頻寬工具評估和理解電源電壓上的寬頻干擾,且開關雜訊產生的瞬變頻率很容易超過1GHz。

探針的接地線連接長度也會影響雜訊的測量,如圖3所示。探針的內部電容和接地線形成了一個LC電路,回路越短電感越小。接地線還能成為輻射雜訊的天線。

20170109TA01P3
圖3 接地線環路面積對測量的影響。



為了成功地對最新的航空電子硬體進行除錯,可以使用是德科技(Keysight)N7020A的電源軌探針。該探針提供1:1的衰減比,基線示波器(baseline oscilloscope)雜訊只增加10%,偏移量為±24V,因此你可以將訊號置於螢幕中央以放大分析交流雜訊。另外50kΩ的直流負載和2GHz的頻寬可以讓你捕獲快速的瞬變訊號。

高效的電源完整性示波器測量技巧總結如下:

˙先從零測量開始,以理解示波器的時基線底。 ˙選擇雜訊最小的50Ω路徑並減小衰減比。 ˙選擇具有足夠頻寬的探針;開關電流可能造成頻率超過1GHz的瞬變訊號。 ˙儘量減小地線環路面積。 ˙使用探針偏移消除直流偏移,便於分析交流雜訊和漣波。 ˙儘量減小直流負載。 ˙使用頻域確定可能的噪音源。 ˙使用觸發和平均方法將電源軌上的干擾與噪音源關聯起來。

我的FPGA、混合訊號和電源課程討論了如何一次性成功地設計空間電子硬體。記住,千萬不要讓示波器的1MΩ高阻抗輸入成為有害的天線。