RS-485是用於許多工業通訊系統(如PROFIBUS系統),或者用於PLC等連接元件、SCADA系統、RTU或MODBUS系統的實體層(PHY)標準。如圖1所示,高速和超高速RS-485資料連結通常採用相對簡單的配置,如單個或並行點對點(全雙工或半雙工)、或多點(multi-drop)結構。

20170103TA02P1
圖1 高速RS-485鏈路的典型配置。



這些簡單的圖表隱含了許多設計考慮事項,如收發器選擇、每個節點的電路板佈局、纜線選擇和互連幾何形狀(interconnect geometry)等。為滿足最終使用者對更高資料速率和更長纜線的要求,並確保將可識別資料誤差降到最低,必須對所有這些方面予以考慮和最佳化。本文討論了在高速資料傳輸中工程師應當考慮的關鍵設計事項,並透過一個匯流排節點設計示例提供一般設計指導原則和佈線建議。

訊號劣化顯示為訊號抖動(jitter),是限制實際纜線長度的主要因素。這種訊號抖動是驅動器和接收器脈衝偏移和模式相關纜線偏移(pattern-dependent cable skew)的結果。驅動器和接收器脈衝偏差是驅動器和接收器的上升和下降邊緣(edge)的傳播延遲之差。

位元模式相關的纜線偏移是匯流排訊號上升和下降時間的變數,這是由不同位元序列(bit sequence)造成。資料脈衝對位元模式相關偏移的反應是振幅損失、圓化邊緣、時間位移和在相鄰位間隔產生脈衝「拖尾(smearing)」。

使用資料編碼方法(例如Manchester、8b/10b或33hex)有助於減輕抖動。對資料流程進行編碼會在資料流程中引入轉變,從而使纜線電容充電和放電更均衡,並產生更一致的訊號振幅。但是,資料編碼可以縮短纜線電容的充電和放電時間,從而縮小匯流排訊號振幅。

收發器選擇

為向接收器提供可靠的輸入訊號,建議使用具有較大差分輸出電壓(VOD)和較低偏移的高速收發器。大VOD可克服纜線衰減、資料編碼和共模負載造成的訊號振幅減小,並確保遠程接收器輸入端有足夠的雜訊容限。

對於低電壓設計,應當注意所謂的「經濟實惠型」3V收發器的輸出等級,只能在電源電壓高於4V時提供符合RS-485標準的輸出電壓。在較低電源軌情況下,電晶體效率會大幅下降,使VOD比RS-485標準要求的1.5V最小值還要低40%,如此低的輸出電壓不能產生足夠的雜訊容限來觸發遠程接收器。

具有非常高輸出驅動能力的Intersil高速收發器系列的最低VOD範圍為1.5V最小值的160%(4.5V電源電壓)至100%(3.0V電源電壓),從而提供真正的3V RS-485驅動能力。在最高工作溫度下測得的典型VOD電壓在3V收發器情況下超出RS-485標準27%,5V收發器情況下超出70%~93%。

此外,小脈衝偏移可以將收發器在資料連結總抖動預算中所占的比例降到最低。所有Intersil高速收發器的最大脈衝偏移均為1.5ns。而且,不同零件的偏移(在同步應用中也需要重點考慮)小於4ns。

匯流排節點設計

圖2顯示的匯流排節點包含收發器、基於FPGA的控制器、防浪湧電阻和用於避雷的瞬態抑制器。收發器引出線將匯流排端子(A/Y、B/Z)放在IC的一側,將單端資料線(DI、RO)和控制線(DE、/RE)放在另一側,從而簡化設計。

20170103TA02P2
圖2 主要元件和互連。



為了將電磁干擾(EMI)降到最低,必須部署可控阻抗傳輸線。在匯流排側,匯流排跡線(trace)的差分阻抗必須與傳輸媒介的特性阻抗(100Ω或120Ω)匹配。在控制側,單端跡線的線路阻抗通常設置為50Ω。

在由收發器和控制器組成的簡單匯流排節點中,通過謹慎選擇跡線長度、寬度、高度和間距,以及透過與低電感參考面(接地層或電源層)的緊密電耦合,可相對容易地實現可控阻抗傳輸線。必須計算控制器和收發器連接跡線,以及收發器和纜線連接器間的差分訊號跡線的長度。在每個連接的情況下,電氣(electrical)長度應比驅動器輸出上升時間的1/10要短,該關係可表示如下:

20170103TA02P2-1

其中: Ltrace是跡線長度(英尺) tr是驅動器上升時間(秒) v=訊號速度(光速的百分比) c=光速(9.8×108英尺/秒)

對於接地層上方的緊鄰單端線路,例如推薦用於連接控制器與收發器的線路,相對訊號速度為56%。使用2ns ISL3159E上升時間可以計算出跡線長度最大為33mm。

收發器至纜線連接器的跡線長度可按照標準FR4襯底上跡線的相對訊號速度(亦即40%)來計算。在此情況下,計算得出的最大跡線長度為24mm。

圖2所示的避雷元件會使設計變得複雜。可以使用Field Solver軟體工具準確計算需要的跡線幾何尺寸。該軟體可計算特性阻抗、訊號速度、串擾和差分阻抗,並允許用戶評估幾乎任意幾何形狀。除了考慮第一級的項目,例如線寬、介電層厚度和介電常數,還可以考慮第二級的項目,如跡線厚度、阻焊層和跡線回蝕。

在PCB設計方面,為了將電磁干擾降到最低,至少需要採用四層。這些層應以圖3所示順序層疊,頂層為高速訊號層,然後是接地層和電源層,底層是控制訊號層。

20170103TA02P3
圖3 建議的4層PCB結構。



將高速跡線佈置於頂層的方案,有助於避免與添加通孔(vias)有關的額外複雜性和電感,同時使得從匯流排連接器到收發器匯流排端子,以及從收發器的高速單端資料線到節點控制器的互連更加整潔。

將固體(solid)接地層放在高速訊號層下面可建立傳輸線互連所需的可控阻抗,並為返回電流提供低電感路徑。將電源層放在接地層下可產生額外的高頻旁路電容。

將速度較低的控制(啟用)訊號放在底層可提供更大的靈活性。這些訊號鏈路通常具有針對間斷點(如通孔)的容限,而且這種分隔幾乎消除了來自高速資料跡線的串擾。

應遵循的六項一般指導原則: ˙使用盡可能小的訊號跡線通孔和連接器焊盤,將其對差分阻抗的影響降到最低; ˙使用固體電源層和接地層,以控制阻抗,並將收發器電源線路上的雜訊降到最低; ˙使RS-485連接器和收發器之間的跡線電長度盡可能短,將衰減和反射降到最小; ˙將大電容(如10μF)放在接近電源(如穩壓器)的位置,或者放在為PCB供電的位置; ˙將0.1μF和0.01μF去耦合電容放在收發器VCC接腳位置,以便為需要大電流來進行內部開關的IC提供局部電荷源; ˙如果需要通孔,可在連接Vcc、GND、去耦電容和TVS二極體至高速IC時使用多個通孔。

此外,以下關於纜線選擇、匯流排端接和管理短線的建議有助於從系統角度完成設計。

傳輸纜線

RS-485標準建議使用標稱特性阻抗Z0=120Ω非遮罩雙絞線(UTP)。通常使用的纜線為Z0=120Ω的專用單對RS-485纜線,或具有四個訊號對和Z0=100Ω的五類線。

當在單對應用中使用CAT-5纜線時,應當線上纜兩端使用RT=100Ω的電阻對三個未使用的訊號對正確接地,這可防止來自未使用導線的雜訊進入資料對。

請注意,在選擇CAT-5纜線以外的多對纜線時,不能使用所謂的「無偏移纜線」,這種線是專為具有較低或零諧波含量的類比訊號而設計。對資料訊號使用這種纜線會導致較大的串擾和資料誤差。

匯流排端接

因為RS-485標準允許使用兩個終端電阻(termination resistor),所以高速資料線始終應在資料連結的兩端使用終端電阻RT。RT的值當與纜線的特性阻抗Z0或電路板上的可控阻抗傳輸線的阻抗匹配RT=Z0=100Ω。

存根(stub)長度

收發器與主資料纜線之間的連接(稱為存根)無需使其終止,以避免匯流排超載。另一方面,存根長度應盡可能短,以防止形成訊號反射。菊鏈(Daisy-chaining)纜線連接方法可以有效地減少從收發器到連接器的存根長度至PCB跡線長度,這可以使用上面的簡單公式,或使用用於節點設計的Field-Solver軟體來計算。

總結

在電路板和系統層面運用合理的設計原則,並使用在3.3V和5V電源下均提供高輸出驅動能力和最小偏移的收發器,可幫助設計工程師克服RS-485高速通訊鏈路的訊號劣化問題。