很多系統開發人員喜歡使用完全整合式「智慧感測器」,因為這些元件通常可方便地給出數位輸出,對於偶爾使用的用戶來說可以規避乏味的類比電路設計挑戰所帶來的風險。雖然避開類比電路設計問題的動機可以理解,但系統整合人員瞭解智慧感測器的重要模擬特點也非常關鍵——比如頻寬和雜訊,因為這些因素會影響重大的系統級決策,如數據採樣和處理速率。

以自主駕駛車輛(AV)平台為例,該平台採用ADIS16460的陀螺儀作為其導航控制系統(GNC)中的回饋檢測元件。如果開發人員未能考慮這些陀螺儀的330Hz頻寬,那麼就可能完全根據AV平台的運動配置來設置角速率回饋環路中的採樣速率。

例如,假設GNC工程師相信可以將AV平台的運動配置限制在4Hz頻譜成分以內,那麼以40SPS速率進行資料獲取就會看起來是一種對於GNC角速率回饋環路的採樣速率而言較為保守的做法。不幸的是,如果不進行任何前置濾波,那麼這種「保守」的做法實際上會欠採樣330Hz頻寬,而這樣就會有很多劣勢。圖1顯示其中一個劣勢,即對輸出奈奎斯特頻段(20Hz)內的雜訊能量進行重整分配。

20161114TA01P1
圖1 ADIS16460角速率雜訊密度。



假設總雜訊平均分佈在低採樣速率(40SPS)奈奎斯特頻段內,通過下列公式1可以預測,得到的速率雜訊密度將大約為0.017°/sec/√Hz:

20161114TA01P1-1
公式1



這意味著使用2,048SPS全採樣速率時,對40SPS資料的任何數位濾波都將導致產生比同類濾波器多大約4倍的雜訊。根本問題在於,對於系統整合人員而言,明智的做法是考慮智慧感測器中的關鍵類比屬性,因為通過適當選擇採樣速率以及正確設計數位濾波器,便能有機會進行性能優化。