幾乎所有的射頻(RF)和微波系統,都需要一個頻率合成器(frequency synthesizer)。頻率合成器所產生的本地振盪器(local oscillator,LO)訊號,能驅動混頻器、調變器、解調器,以及許多其它的射頻和微波元件。建立此一通常被認為是系統心跳的合成器,其方法之一就是使用鎖相迴路(PLL)的頻率合成器。

傳統上,一個簡單的PLL會把壓控振盪器(voltage controlled oscillator,VCO)的輸出頻率加以降頻,並將此頻率拿來和一個參考訊號進行比較,然後再調整VCO控制電壓來調整其輸出頻率。多年來,PLL和VCO一直都是分開來的兩個單獨的晶片,也就是分離式的解決方案。其中,VCO負責產生實際的輸出訊號,而PLL則監控此輸出訊號,並調整VCO使其鎖定於一個已知的參考訊號。

分離式的解決方案有其優勢如下:

˙每個分離式晶片可被設計為最佳的性能。 ˙PLL和VCO之間的物理距離,能減少交互耦合效應,並將輸出上所不希望出現的雜散(spurious)訊號(亦稱寄生訊號)降到最低。 ˙如果迴路中的一個晶片損壞,需要更換的元件數量會較少。

雖然分離式解決方案主宰合成器市場已有很長的一段時間,但它其實有缺點。一個主要的問題是,分離式解決方案需要佔用很大的電路板空間,來容納兩個晶片和其所有的周邊元件。這會導致大體積尺寸的最終產品,以及較高的成本。

分離式解決方案的另一個主要問題,在於傳統的VCO具有較窄的輸出頻率範圍。一個典型的VCO頻寬約為50~500MHz,雖然有可能往上提高到2GHz左右,但這需要用到一個基於運算放大器的主動濾波器。對於想要實現一個頻率範圍更寬的系統的設計者來說,這會是一個重大挑戰。建立一個頻率範圍更寬的合成器,需要用到多個PLL、VCO、周邊元件、濾波器、開關和電源。這將會以指數曲線的速度,加大電路板空間和成本。分離式解決方案不僅會影響電路板的設計,還會帶來相當程度的間接作業量,包括為每一個元件進行認證、軟體開發、和庫存控管等。

大約在10年前,基於PLL的合成器產業出現了一個重大突破,第一個整合的PLL和VCO(PLL/VCO)出現在市場上。這一重大的發展意味著電路板可以更小、成本可以更低、且間接成本也可大幅地降低。整合的解決方案還意味著VCO架構能改變,以便實現利用單一個元件來建立寬頻合成器。以下我們就來探討VCO的架構,以及整合型VCO的發展趨勢將如何改善合成器的效能。

傳統的VCO是一簡單的元件——電壓被施加於VCO的調整腳位上,然後就會有特定的頻率輸出。當電壓增加時,輸出頻率增加;當電壓降低時,輸出頻率降低。圖1為一個砷化鎵(GaA)單片微波整合電路(MMIC)VCO的調整電壓與輸出頻率比較的範例——其中13V的調整範圍,會需要用到一個主動濾波器或具有高電壓電荷泵(charge pump)的PLL。

20160930TA01P1
圖1 傳統VCO —調整電壓輸出頻率的比較。



整合PLL/VCO解決方案使用了以傳統架構為基礎建立的不同類型的VCO架構。整合PLL/VCO能有效地將多種傳統的VCO並排結合,建立一個具有非常大頻寬的VCO。每個個別的VCO——透過將電容切入與切出而建立出來——被稱為帶(band)。藉由PLL和VCO整合到同一個晶片上的作法,讓多頻帶架構得以實現。每次當使用者要鎖定一新頻率時,該元件就會啟動VCO校準過程,讓晶片快速地從VCO的所有頻帶掃描過,並從中選擇出最適合所需輸出頻率的一個。一旦VCO頻帶被選定後,PLL便會接著鎖定迴路,將輸出保持在所希望的頻率上。

第一代的整合PLL/VCO晶片,具有超過4GHz的頻寬。與此相比,傳統分離式解決方案只有100M~300MHz的頻寬,而且相對於先前分離式解決方案所需要的各頻帶PLL、VCO、濾波器,以及開關,此頻率範圍的達成只需要一個微小的晶片。圖2為一個多頻帶PLL/VCO的調整電壓及輸出頻率比較,在此例中,基本VCO輸出範圍為2,200M~4,400MHz。這是透過位於VCO輸出之後,且存在於同一晶片內的一組除頻器來加以達成,它可以將訊號除頻到低至35MHz,因而得以達到大於4GHz的頻寬——而這些都可由一個只有5mm×5mm封裝大小的晶片實現。

20160930TA01P2
圖2 多頻帶VCO——調整電壓和輸出頻率比較。



雖然此一突破性的技術在頻率範圍、電路板空間、成本、和間接成本上,是一個巨大的進步,但它仍存在一些缺點,讓整合解決方案還無法完全取代分離式解決方案。在許多應用中,最重要的性能規格(僅次於頻率範圍)是相位雜訊(phase noise)。

為何相位雜訊會如此重要?請想像一個透過乾淨空氣傳送訊號的系統,假設發射天線的傳輸訊號訊噪比(signal-to-noise ratio,SNR)為50dB,這意味著傳輸訊號任一端的接收器所應該接收到的訊號,要比雜訊高出50dB;也就是在臨近的較高和較低的頻率。舉例來說,此訊號可在衰減到雜訊之下而失去傳輸能力之前,到達10英哩的距離。此時,假設合成器的相位雜訊有3dB的改善,這就代表所發射訊號的訊噪比為53dB。其結果是,傳輸訊號的功率是兩倍於原先的10英哩範圍訊號,因而可以在它衰減到低於雜訊之前,到達更遠的距離。這裡所謂的更遠的距離,其代表的意義是: 只需要較少的中繼器/發射機,而成本也可得到降低。

除了上述的通訊應用領域的例子,電子測試與量測領域也是相位雜訊性能需求的推手。相對於通訊業界所要求的相位雜訊性能,電子測試和測量儀器會需要更好的相位雜訊性能,如此才有條件對於通訊協定進行量測。

雖然許多解決方案已能從分離式轉換為整合式—在此過程中省掉數百萬美元——但這些第一代PLL/VCO的相位雜訊性能,還是不足以取代許多需要低相位雜訊的應用。除了相位雜訊性能,這些第一代產品的頻率範圍,比起許多需要分離式PLL和VCO的應用,也仍然相當小。

頻率範圍問題可透過倍頻器和其它乘法器來改善,但這些都是耗電、且會增加額外成本及電路板空間的解決方案。所幸,在這些整合解決方案被推出之時,新IC製程技術的開發也已一直在進行中,透過這些新製程技術,能在相位雜訊和頻率範圍的表現上實現許多的改進。

因此,對於第二代整合PLL/VCO的發展來說,目前已是成熟的時機。二代整合PLL/VCO的主要需求為:

˙輸出頻率高於4.4GHz。 ˙相位雜訊性能可與分離式解決方案匹敵。 ˙將PLL及VCO整合於單一且微小的封裝中。 ˙成本低於分離式解決方案。

第二代的整合PLL/VCO在2014年後期開始出現,這些上市產品具有10GHz以上的輸出頻率範圍、能夠與分離式VCO相提並論的相位雜訊、5mm×5mm的微小封裝尺寸,以及低於同等級(但頻率範圍小很多的)分離式PLL和VCO解決方案的價格。

舉例來說,ADI的ADF4355系列,就符合此第二代產品的所有要求:

˙輸出頻率從50M~13.6GHz(其中一埠.6.8GHz,另外一埠則.6.8GHz)。 ˙相位雜訊: -10GHz的傳統分離式VCO: *110dBc/Hz@100kHz補償(offset)。 *135dBc/Hz@1MHzoffset,相對之下,分離式VCO必須犧牲頻率範圍來換取相位雜訊性能;

-10GHz的ADF4355系列: *106.5dBc/Hz@100kHzoffset。 *130dBc/Hz @ 1MHz offset。

˙5mm×5mm的LFCSP封裝。 ˙整個系列產品的價格不一,但都低於分離式解決方案。

現在,使用者可以在保留分離式解決方案的所有相位雜訊性能優勢的同時,也享有整合解決方案的所有其他好處。此外,還有一個額外的好處是,由於PLL技術在這幾年間也不斷地發展,因此此第二代PLL/VCO元件系列中,也有PLL性能強化的產品。

在第一代的整合PLL/VCO中,PLL功能塊的相位頻率檢測器(PFD)最大頻率約為32MHz,分數型N-除頻器的解析度則約為12位元,這種組合意味著其典型的通道解析度約在數十KHz之譜。第二代的PLL/VCO的最大的PFD頻率則大於100MHz,而其分數型N-除頻器解析度則可達25位元或甚至49位元。此點所帶來的兩個主要好處為,較高的PFD頻率能實現較低的PLL相位雜訊(PFD頻率每增加一倍,意味著N-除頻器可以減半,因而N-除頻器雜訊會有3dB的下降);25位元或甚至更高的解析度,可實現精確的頻率產生及次赫茲通道間隔(sub-Hz channel spacing)。

雜散效能

整合PLL/VCO有一個必須討論的重要課題。前面所提到的分離式解決方案的優點之一,在於兩個晶片之間所存在的物理隔離,能夠降低PLL和VCO之間的交互耦合,因而減少我們不想要的雜散訊號的功率。當我們將PLL和VCO加以整合之後,雜散效能將無可避免地降低。但市場上的某些PLL/VCO元件,設法將這種效能降低的程度壓抑到最小,並得到優秀的雜散效能表現。其它的PLL/VCO元件則需要額外的應用技巧,來提高某些高性能產品的雜散性能水準。

改變PFD頻率消除整數邊界突波(integer boundary spurs)

其中的一種技術是使用一個頻率規劃演算法(frequency planning algorithm),來改變PLL的PFD頻率。此技術可以把PFD功能塊所產生的雜散訊號,移往它們不會造成多少影響而相當於是被消除的區域。

隔離PLL和VCO

如前述,PLL和VCO電路的接近會導致不希望發生的耦合。為了減輕這種情況,可使用雙晶片解決方案,實際上將PLL和VCO電路分開。如此可同時得到分離式解決方案的低雜散訊號優點,以及整合解決方案的寬輸出頻率範圍優點。

ADI的分離式分數型-NPLL產品系列中的HMC704,就非常適合此需求。在此解決方案中,VCO的輸出訊號之一(所有的ADF4355系列產品都有兩個輸出)會被送往HM704(此訊號上的一個選項10dB衰減器,能幫助更進一步降低雜散位準)。ADF4355PLL在一開始被用來完成VCO的校正,並鎖定到想要的頻率上。接著,藉由將電荷泵三態化(tristating)並將計數器保持在重置(reset)狀態中,ADF4355 PLL區段可被關閉,以便將PLL中的任何突波移除,而HMC704會保持迴路鎖定。這樣做的優點包括:

˙使用VCO以外的不同晶片中的PLL,可降低突波的功率。 ˙HMC704的繼承特性,讓它能提供優於ADF4355PLL的突波性能——因此突波能更進一步降低。 ˙HMC704具有低於ADF4355 PLL的正規化相位雜訊(normalized phase noise)——因此合成器輸出上的雜訊得以較低。

為完成整個迴路,HMC704電荷泵的輸出被連接到一個迴路濾波器,而迴路濾波器的輸出必須接到ADF4355的VTUNE腳位。當迴路鎖定時,HMC704將只提供PLL的功能,而ADF5355則只做為VCO使用。要完全將ADF4355PLL中的突波消除,必須在不使用ADF4355時,把ADF4355的參考輸入腳位接地。當必須把ADF4355的參考輸入腳接地時,可將HMC704編程為在其GPO接腳上輸出GND。圖3所示即為此電路。

20160930TA01P3
圖 3 透過一個額外的 HMC704 PLL來鎖定 ADF4355,以改善雜散性能。



ADI目前已推出了四個具有此第二代PLL/VCO性能的重點產品。其中的三個成員非常相似,差別只在於其頻率範圍;另一個成員則是低功率的產品。