EDNAsia: Electronics Design, Strategy, News
 
EDN ASIA WEBSITES
EDN Asia | EDN India | EDN Korea
 
EDN TAIWAN MAGAZINE
列印訂閱
設定為首頁
放入書籤
 
 
 
 
 
 
訂閱免費印刷版 適合列印版本 將本文寄給朋友
 

雜訊與低雜訊設計的探討
( 5 月 1 日 2004 年)
作者︰ Joshua Israelsohn，EDN技術編輯

雜訊是許多信號處理系統的基本制約因素。同樣，它是許多電子設計，特別是介面電路的主要制約條件。在測試與測量、醫學成像和高速數據通信等方面的產業趨勢都需要越來越高的資訊密度。與此同時，半導體製程的進步雖能實現更高數據處理速度和功能密度，但卻要降低工作電源電壓，由此降低信號振幅。結果是，增加了系統設計對類比前段雜訊性能進行管理的壓力。

要有系統地探討像雜訊這樣繁雜的課題，並不是一件簡單的事情，而且不是幾頁篇幅就可以說得清楚的。EDN為了努力擴展此一討論的範圍，請幾家在低雜訊器件和電路設計方面具備專業知識的半導體製造廠提供相互關聯的應用說明和技術文章。這些資源都能在 EDN網站的類比技術資源部分找到。這些相關資訊的集合就可以作為進一步了解此一課題的動態資訊來源。

如果你自己對此一議課進行研究，那你就會發現，許多文獻資料把所有不需要的信號（來自外部的和存在於電路內部的）都歸入到雜訊這一大類。但是設計師對外部和內部這類雜訊採取的預防和補救措施則是大不相同的。你不能忽視任何一類雜訊，但本文著重討論信號路徑內部的雜訊源。也就是說，良好的低雜訊系統設計需要充分考慮電路工作環境內的干擾。（見附文《外部因素》）。

隨機事件，可預測的形狀電子元件透過不同的雜訊源機制產生三種雜訊頻譜的組合。各個雜訊源項分別表示平帶（flatband）雜訊、1/f雜訊或1/f2雜訊︰



式中， pn(f)是雜訊源的功率頻譜密度──即中心頻率為f的1Hz頻寬的平均功率，c是恆定振幅（參考文獻 1）。

為了不與雜訊頻譜的形狀相混淆，給出的功率頻譜密度是一個單位為瓦/赫的函數，從而使你可以透過求出某一頻寬內的密度積分，計算出某一頻寬內的rms雜訊功率︰



然而，大多數主動電路都是將信號當作電流或電壓來處理。例如，雙極電晶體是跨導器件︰它產生的輸出信號電流是與輸入信號電壓相對應的。為了能對信號和雜訊進行快速比較，一般都用每根赫（per root hertz）的電壓或每根赫的電流來表示雜訊頻譜密度。

在產生這三種常見雜訊頻譜的機制中，最常見的機制產生平帶（flatband）雜訊，也稱白雜訊，因為雜訊功率是均勻地分配在整個頻譜範圍內，就像白光均勻分布在可見光譜範圍內一樣。平帶雜訊源產生散粒雜訊（shot noise）和熱雜訊（也稱為詹森（Johnson）雜訊，為的是紀念物理學家John Bertrand Johnson於1928年發現了此一現象）。雖然這兩種雜訊的頻譜是難以區分的，但作為電路工作條件的函數，散粒雜訊源和詹森雜訊源的行為則是不同的。

散粒雜訊無處不在
散粒雜訊是由電子透過一個勢壘的離散量子性質產生的。它通常與二極體和雙極電晶體有關。電流可以按直流電大小給定的穩定平均速率通過一個PN結，但各個載流子只有當它們具有足夠能量來克服PN結勢壘時，才能作為隨機事件穿過PN結（參考文獻 2）。在極限情況下，電流被量子化為電子能級，所以平均電流就包含大量的離散事件。

散粒雜訊計算公式如下︰



其單位是安培平方根值，式中 q為電子電荷(1.6×10-19C)，ID為正向結電流，Δf是測量頻寬（圖 1）。從式中可以看出，散粒雜訊與結電流的平方根成正比，而與溫度無關。這兩點值得注意。增加偏置電流可能意味著絕對項中的散粒雜訊會更高，但電路可以利用與偏置電流線性增長的關系──比雜訊增加快得多──低雜訊設計中的永恆命題。例如，雙極電晶體的小信號互導 gm是與集電極電流呈線性關系︰



式中 IC為集電極電流，k為波爾茲曼常數(1.38×10每23J/K)，T是絕對溫度。

你只要將散粒雜訊電流乘以動態結阻抗，還可以把散粒雜訊表達為雜訊電壓。這種形式的散粒雜訊似乎與溫度有關，這是因為動態結阻抗──在雙極電晶體情況下為跨導的倒數──是與溫度成線性關系的。

還有一種散粒雜訊與PN結反向漏電流有關，但在這種情況下，換算電流要比正向電流小幾個數量級。因此，盡管你設計的電路中會有反向電流散粒雜訊，但在大多數實際電路中，其它幾種雜訊源會將它淹沒。

有熱量
與由載流子透過勢壘的傳導行為產生之散粒雜訊不同，詹森雜訊則是由器件內的載流子隨機運動產生的，其rms雜訊功率由如下公式導出︰



式中，Δf為測量頻寬，單位為赫茲。這種雜訊通常稱為熱雜訊，因為載流子的運動是熱激發的。詹森雜訊在時域內呈高斯振幅分布，而且均勻分布在整個頻段內。熱雜訊具備寬闊的頻譜，並且其來源普遍存在，從而使它在許多系統中占據主導地位，壓倒了其它各類雜訊。

熱載流子擾動只需要傳導區域內有一群載流子參與。同樣，你可以在主動器件和被動器件中觀察到詹森雜訊。電阻的熱電壓(en)是電阻、溫度和測量頻寬的函數︰



單位是伏特平方根值，式中 R為電阻，單位為Ω（圖 2）。公式兩邊用電阻值除後即得諾頓（Norton）等效雜訊源︰



單位是安培平方根值。

將1Hz頻寬對RMS雜訊電壓和雜訊電流常態化，即可得到頻譜密度──分別為en和 in。en和in的單位分別是電壓/根赫茲（voltages per root hertz）和安培/根赫茲（amperes per root hertz）。根據通常設計的電路，要記住的常用參數就是一個 50Ω電阻的電壓雜訊頻譜密度──大約為 0.9 nV/；或一個 1kΩ電阻的頻譜密度──為4 nV/。由於雜訊頻譜密度與電阻的平方根成正比，所以你可以很方便地換算出適合你電路阻抗的en和 in值。另外，只要注意到這個數值表示的是1Hz頻寬的平方根雜訊，你也可以用同樣的方法換算出適合於你電路的頻寬，具體方法是在公式兩邊乘上頻寬的平方根。表1顯示出幾種應用系統的各種特性阻抗的電壓雜訊頻譜密度。

這種快速計算雜訊源平方根振幅值的能力有助於你識別出確定你電路性能極限的主要雜訊源。如果幾個雜訊源的振幅相同，你就需要計算其總和（見附文《隨機和》）。


圖 1: PN結散粒雜訊的模型是一個其雜訊電流為PN結電流函數的電流源。

與散粒雜訊電流的情況一樣，如果信號振幅增大比雜訊更快，則增加雜訊的絕對振幅就可以提高電路的性能。所以舉例來說，如果你增加一個gm-R級中的負載電阻，則負載電阻的熱雜訊絕對值就增加，但該級的增益隨R的增加而呈線性增大，而雜訊卻只隨R的平方根增大。

如果你試圖採用開關電容電路來使自己的電路完全擺脫電阻及其熱雜訊，則你也會發現與開關電容電路有關的熱雜訊項。電容本身不會產生雜訊，但卻可換算出電路其它部分產生的雜訊項︰



單位是V（平方根值），式中 C為電容值（單位為法拉）。例如，由於熱載流子的運動，電容上的電荷具有不確定性，這就類似於電阻中的熱雜訊。在開關電容電路中，kT/C這一項會導致雜訊性能這一方與實現密度、信號頻寬和功耗另的另一方之間取得折衷（參考文獻 3）。

不那麼閃爍
閃爍雜訊出現在所有主動器件中，並與直流偏置電流有關︰



式中m是一個與器件有關的因子，a是一個數值介於0.5∼ 2的常數，b是一個數值為0.8 ~ 1.2的常數（參考文獻 4）。此一雜訊項與頻率成反比，因此它一般被稱為1/f雜訊。詹森於 1925年在真空管中觀察到了1/f雜訊（參考文獻 5）。雖然源起的機制截然不同，但1/f雜訊出現在半導體、金屬薄膜、電解液中，還以非電子形式出現在機械和生物系統中。詳細的雜訊源機制尚不完全清楚；現在卻有一些解釋此一現象的模型。但一般來說，半導體器件中的1/f雜訊是由晶體結構中雜質的缺陷引起之各種效應產生的。在 MOS結構中，1/f雜訊與定期捕獲和釋放載流子的氧化物表面狀態有關。幾十年來，半導體製程和製造方面的進步業已降低了其他器件中的閃爍雜訊。

一個器件的1/f雜訊超過其熱雜訊的頻率是1/f轉角頻率。轉角頻率是工作條件（特別是溫度和偏置電流）和生產製程的函數。在“典型的”工作條件下，精密雙極製程的 1/f轉角頻率最低︰約為 1∼ 10 Hz。用高頻雙極製程生產的器件，其轉角頻率常常為 1∼10 kHz。MOSFET的1/f轉角頻率是溝道長度的倒數，典型值為100 kHz∼1MHz。以III-V族製程生產的器件，如砷化鎵FET和銦鎵磷(InGaP)異質結雙極電晶體(HBT)具有極寬的頻寬，但1/f轉角頻率較高，大約為100 MHz。

除了氧化物捕獲以外，MOSFET還具有產生/複合雜訊（generation/recombination）現象，這是半導體中的一種載流子捕獲現象，它會引起傳導溝道內的載流子數量波動，從而使溝道電阻發生明顯變化。此一機制會形成一種柯西（Cauchy）頻譜分布，有些文獻也把它稱為羅倫斯（Lorentzian）分布。

突發的雜訊會產生兩個位能狀態間的波動。突發雜訊的平方根振幅與電流成正比，並保持平穩不變，直到在轉角頻率點才以1/f2的速率下降。同一器件內，不同的突發雜訊機制可能表現出不同的轉角頻率。突發雜訊疊加在閃爍雜訊上時，會使閃爍雜訊原本平直的頻譜斜率產生一些突起。閃爍雜訊和突發雜訊都不會產生高斯（Gaussian）振幅分布，這就很難根據一小組測量值來可靠地推斷雜訊趨向。


圖 2: 原理圖上的一只電阻器(a)，其任何物理實現方法都包括一個詹森雜訊電壓(b)，而詹森雜訊電壓也可以用諾頓等效雜訊電流(c)來表示。



你可以透過下列的方式與技術編輯Joshua Israelsohn聯絡︰電話︰(1)617-5584427；傳真︰(1)617-5584470；電子郵件︰jisraelsohn@edn.com。

要點

  • 要將器件雜訊、失真和干擾信號區分開來。它們各有自己的來源、預防措施和補救措施。

  • 主動器件和電阻器都有多種雜訊分布。要使自己熟悉各種雜訊源，以及引起雜訊的電路運行參數。

  • 在許多應用系統中，信號的源阻抗可以確定評估雜訊振幅的背景。

  • 如果把一些可以換算的數值記憶在腦海裡，你就可以隨手對熱雜訊進行快速而準確的估算。


參考文獻
1. Liu, Shih-Chii, J?rg Kramer, Giacomo Indiveri, Tobias Delbr□ck, and Rodney Douglas, Analog VLSI: Circuits and
Principles, 2002, Bradford Books, MIT Press, pg 314.
2. Gray, Paul R, and Robert G Meyer, Analysis and Design of Analog Integrated Circuits, Third Edition, 1993, John
Wiley and Sons, pg 716.
3. Israelsohn, Joshua, "Pour your own programmable analog," EDN, June 12, 2003, pg 38.
4. Lundberg, Kent H, "Noise sources in bulk CMOS," http://web.mit.edu/klund/www/CMOSnoise.pdf.
5. Johnson, John B, "The Schottky effect in low frequency circuits," Physical Review, July 1925, pg 71.

致謝
感謝 Analog Devices 的 Scott Wurcer 和 Lew Counts 以及凌特公司的Jim Williams對本文做出的貢獻。還要感謝為本文提供資源材料的許多作者們。這些材料都公佈在我們網站的EDN類比技術資源部分。

附文: 外部因素 （External contributors)
要低雜訊地實現一個給定功能，第一件工作不是尋找具有最低雜訊的放大器或數據轉換器，而是要充分理解電路目標、應用需求以及產品的電子工作環境與熱工作環境，著手做一個更高層次的抽象工作。

正如你需要清楚自己設計的目標和工作環境帶來的條件一樣，好的低雜訊設計還需要把雜訊和其它不需要的信號成分區分出來，特別是那些失真和干擾信號。

盡管雜訊的起源機制有很大的不同，但各個雜訊過程都有共同的特點，那就是會在某個頻率範圍產生雜亂的信號，這個範圍從超出應用的頻率上限，直到接近直流的頻率，還包括漂移。與之相反，那些表現出一致性的不必要信號成分並非源於器件的雜訊源，而是來自干擾因素或失真機制。各個外部信號的頻譜特徵可以幫助我們找到它的起源。可以這樣說，最關鍵的工作往往是要從合唱中區分出各個獨立的聲音。

在設計周期的早期，要評估產品的預期工作環境，並確定鄰近干擾因素的類型、頻譜、信號強度以及耦合方式等。這些干擾包括射頻源、電感耦合的電源瞬變電流，甚至包括那些可以引起漂移的熱源等。要考慮如何使用一些簡單而普通的技術來降低設計的耦合係數，如屏蔽方法，或採用平衡的外部信號線以及良好的接地系統設計等。
 
訂閱免費印刷版 適合列印版本 將本文寄給朋友
 
文章評分
Average Rate: No rating yet
 
Poor Quite Good Good Very Good Excellent
 
其他文章
 
 
 
網路廣播
 
知識中心
Panasonic的2008年關鍵器件指南 2008:
 
Fairchild Semiconductor :
 
Texas Instruments: DaVinci ™ 技術
 
Texas Instruments: Safe Bet 系列
 
 
分數最高者  
 
意見回饋
GOOGLE提供的廣告 
 
 
 
廣告
新聞稿
 
TECHNOLOGY NEWS
 
資源中心
 
 
產品新聞
 
特別贊助商
 
 
 
設計中心
 
廣告
     
參考設計
   
     
 
 
 
 
 
RSS
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   


     
 
     
Power Technology E-newsletter 
Dual-input, Single-output Power Supply Selector Switch Reduces System Size while Improving Integrity EDNA, February 08
Analog Devices completes sale of CPU voltage and PC thermal monitoring business to ON Semiconductor EDNA, January 08
Fairchild’s Green FPS Power Switches Increase Efficiency, Reduce EMI in Power Supply Designs EDNA, December 08
 
Test and Measurement E-newsletter 
Agilent Technologies與Anite plc建立策略夥伴關係，為無線R&D提供3GPP LTE測試解決方案 EDNA, November 07
Aeroflex 及 Sequans合作加快產品發展及WiMAX測試佈署的腳步 EDNA, October 07
Tektronix的IMS解決方案成功通過產業論壇測試的考驗 EDNTaiwan, September 07
 
 
     
 
知識中心
 
Panasonic的2008年關鍵器件指南 2008:
 
Fairchild Semiconductor :
 
Texas Instruments: DaVinci ™ 技術
 
Texas Instruments: Safe Bet 系列
 
 
技術頻道
 
PCuSER電腦人部落格
電腦QA網(Singapore)
PCuSER電腦人新書資訊
Photonics Association (Singapore)
Singapore Industrial Automation Association (SIAA)
Taiwan Semiconductor Industry Association (TSIA)
 
 
我們的贊助者