EDNAsia: Electronics Design, Strategy, News
 
EDN ASIA WEBSITES
EDN Asia | EDN India | EDN Korea
 
EDN TAIWAN MAGAZINE
列印訂閱
設定為首頁
放入書籤
 
 
 
 
 
 
訂閱免費印刷版 適合列印版本 將本文寄給朋友
 

正確的視頻架構改變了一切
( 12 月 1 日 2006 年)
作者：Ron Wilson，EDN 執行編輯

視頻設備正朝著我們的手掌而來。消費性電子製造商正急於用過去的可攜式 DVD 播放機與 Video iPod 競爭。許多人的製圖板上都有採用新興數位視頻廣播（digital-video-broadcast，DVB）標準的手持式接收機。接近視頻繪圖陣列（video-graphics-array，VGA）解析度的視頻正透過手機進入人的生活中。在每個市場中，所有最前衛的專家都在預測高清晰手持式設備的到來。

所有這些都會為消費性電子和手持式設備製造商帶來明顯的利益，他們會說服消費者爭先恐後地購買數百美元的高科技玩具，換掉現在的手機。但手持式設備視頻需求的成長卻為系統設計業者帶來嚴重的挑戰，並且他們所面臨到的系統架構有太多難以選擇的選項。

OEM 業者身陷進退維谷的困境
終端系統（end-system）設計者所面臨到的第一個決定就是有多少工作要做。在很多這類市場中，你都可以找到一個有完整系統設計的授權，包括使用者介面軟體、電路板膠卷（board film）以及機殼，然後簡單地找一家 OEM業者來生產就可以了。這種方案有最低的開發成本，但要想做出差異化產品，唯一的機會是正確地選擇一家參考設計供應商。另一種極端方式是從矽智財權（intellectual-property，IP）核心開始，設計一個 SoC（系統晶片）、電路板、選擇周邊設備，從幾乎完全空白的情況下建立系統。這種方法可以為產品差異化提供最多的機會，但除非你的組織確實擁有數位視頻處理方面的專業知識，否則就沒有成功的保障，而要獲得這種專業能力可能需要花 50 人年。


<%@ LANGUAGE="VBSCRIPT" %>
<% Randomize: ord=int(rnd*1000000000) %>


Analog Devices 公司的工程人員 Josh Kablotsky 認為：“今天的客戶對參考設計的要求並不像完整解決方案那樣多。他們希望把所有複雜的工作推給自己的供應商，而同時又希望獲得差異化的能力。”

這是一種可以理解的立場。演算法、系統資源以及最終使用者體驗之間的關係非常複雜，並且它們關係到系統實現的最深層，包括軟體和硬體。除少數供應商在數位視頻系統方面有長期的經驗以外，絕大多數專業技能都是難以企及的。因此要求半導體供應商解決這些問題就很有意義，因為他們企圖將自己定位為專家的角色。

但這種態度還深深地關係到系統供應商和半導體供應商。對於系統供應商，這意味著他們必須承認自己的產品設計是一個黑盒子，只有少數幾個設計旋鈕（design knob）和一張承諾市場定位的路線圖。他們必須能夠從展示和外觀說明中估計出轉動旋鈕的程度，以及路線圖的發展方向。

對於半導體供應商，參考設計的重要性愈來愈高，意味著他們珍愛的架構（通常是他們高級設計團隊的皇冠）對客戶已經完全不相關的。Kablotsky 表示：“客戶只想要一個解決自己問題的解決方案。他們並非根據架構來做選擇。”這種困境亦意味著，如果一家供應商要在這些市場競爭，他們就必須提供一套完整的產品，包括硬體、編解碼、應用軟體、作業系統，以及使用者介面工具。客戶從半導體供應商所獲得的主要產品是軟體模組的應用編程介面（application-programming interface，API），而不是其下的硬體。根據不同晶片開發商吸收軟體夥伴以及提供強大 API 的能力，架構間接地成為了系統設計中的一個問題。

有經驗的 OEM業者
仔細觀察一家有經驗的 OEM業者，就能瞭解到這種微妙的平衡做法。Fast Forward Video 自 1999 年起就已在設計、生產基於 JPEG 的數位視頻記錄（digital-video-recording）子系統。該公司做的是板級設計，避開了 FPGA 或 ASIC，盡可能採用標準產品 IC。該公司的差異化方法不是客戶的硬體，而是在視頻處理演算法方面大量的專業知識。當你在其他人的晶片上實現它時，這種方法看不出有什麼巧門。Fast Forward 總裁 Paul DeKeyser 解釋：“首要問題是保持資料在外部世界與磁碟機之間可以暢行無阻地流動。”這一問題迫使該公司要去探索任何評估中的 JPEG 硬體之本性。“其次是為所需要的結果使用正確的編解碼。”此一需求使該公司必須使用 JPEG-2000 的編解碼。DeKeyser 評論表示：“任何採用幀內編碼的方案都有影像問題，除非你可以做多路編碼（multipass encoding）。”

最大的困難之一是將進出編解碼器、充滿變化的資料速率，與偶爾會發生蹣跚情況的磁碟驅動速度相匹配。DeKeyser 說：“我們最開始時採用一個 LSI Logic 晶片組。它能做 JPEG，但資料速率充滿變化，我們必須要讓它有所緩衝。”現在，該公司使用 Zoran 的晶片。他說：“用 JPEG-2000 時，我們已有了測量過資料速率的概念，該晶片記錄下一個目標資料速率，並使它的平均速率趨近於目標值。這是 Zoran 晶片吸引我們的優點之一”。

Fast Forward 對晶片的瞭解越來越深入，達到了 JPEG 引擎的部分，很多使用者可能都不清楚它是可以編程的。例如，為平衡各種影像品質下的資料速率，該公司用霍夫曼編碼表來做實驗。DeKeyser 說：“這成了一種私有知識 – 哪種暫存器設定最適用於某種晶片。”但獲得這種知識需要很多經驗。而當一個設計開始需要選擇晶片時，則還不會有這種經驗。因此，用 DeKeyser 的話說，一個設計團隊必須能夠“透過展示而獲得一個評估”。即使一個展示因為晶片供應商不瞭解資料轉換器的重要性而看起來很糟，或因為供應商調整了一下取樣位元串流而看起來不錯，情形都是一樣的。設計團隊不僅要評估晶片的品質，還要看團隊成員能在架構用到盡頭前，可以將晶片最佳化到何種程度。這需要直覺，以及在嚴謹的視頻社群內與其他曾用過該晶片人員的經驗交流。DeKeyser 表示：“我們從來不用新牌子的器件。”

抽象等級
矽片供應商要面對各式各樣的客戶類型，從想要統包系統（turnkey system）的客戶，到像 Fast Forward 這樣自己調整硬體暫存器的客戶，因此他們不僅要提供建立在自己晶片上的完整系統，而且還要讓客戶可從不同層級來利用這些參考設計。有些使用者可能將參考設計看作是一完整的系統，只需要存取使用者介面。其他使用者則是把平台看作一組運行在主 CPU 上的 API（或許符合 Khronos Group 的 OpenMax 免專利權使用費、跨平台的 API），這樣他們就可以一種標準的方法來增加或減少編解碼。但是，還可能有些使用者希望瞭解應用與編解碼工作的細步架構，以調整編解碼的參數，或改編進出 DRAM 的資料流程。而其他使用者（像 Fast Forward）則可能希望在暫存器級別上瞭解單一硬體區塊的工作情況。這些不同的需求將為供應商造成令人精神錯亂的客戶支援以及設計升級等問題，尤其是當編解碼和應用主要都是依賴合作夥伴時。矽片供應商可能發現自己要說服客戶，來為其他國家第三方廠商所寫的編解碼器最佳化。

基礎架構的所有功能是：以不同層級存取參考設計的可行性；使用者運用設計的有效性；以及使用者可以配置設計的範圍。有些架構支援一個專門市場，不能用到其他應用。有些架構試圖在兩個相互衝突的目標之間尋求平衡（如彈性和效率），希望用單一硬體平台涵蓋一系列的最終產品。而還有一些架構則非常重視彈性和可縮放性，哪怕是付出效能和成本的代價。

神槍手
有些市場的規模既大且穩定，所以提供只為它們而開發的 SoC 設計，也是有道理的。例如有些亞洲市場上新出現的行動視頻廣播標準。Renesas 最近宣佈了一款以 CPU 為中心的 SH-MobileL3V SoC，作為 DVB 應用中的手機應用處理器（圖 1）。Renesas 業務開發總監 Brian Davis 表示，該器件使用了 SH-X 處理器核心，它基於超純量（superscalar）的 SH-4。SH-X 增加了一個 DSP 子系統，以便可以用軟體處理音頻編解碼。雖然 SoC 只支援兩個地理市場的手機電視，但 Davis 表示，即使在這種狹小空間使用的音頻編解碼器也需要一個軟體方案。SH-X 為作業系統、應用代碼和軟體音頻編解碼提供了足夠充裕的空間。

與其相反的是，Renesas 判斷純硬體方案也是視頻的可行方案，因為設備只需要支援 MPEG-4 和 H.264 視頻規格。它亦認為，用於視頻解碼器和靜止影像編解碼的軟體方案會過度地消耗電池壽命。因此，設計將視頻、靜止影像處理和 CPU 四周周邊設備的硬體區塊集中起來，而用專有的 Super Hyway 矽匯流排來為它們互連。Davis 解釋說：“視頻解碼器採用硬體實現，它像一系列帶有內建算術函數的狀態機。在 MPEG-4 和 H.264 之間有很多相似的函數，透過仔細設計，它們可以彼此分享某些狀態機。我們的研究說明，有了附加的主控軟體，我們可以用相同的區塊涵蓋 Windows VC-1。”

對硬體的高度依賴，使Renesas獲得顯著的能源效率。功率指標的比較，是出了名的困難，因為對能源消耗的首要影響參數太多了。例如，某個給出的功耗數字是否包括了視頻縮放和彩色空間轉換（color-space conversion）？是否包括顯示驅動器？根據 Davis 的說法，該 SoC 能以約 200 mW 的功耗，完成共用中間格式（common-intermediate-format ，CIF）解析度的音/視頻解碼和顯示準備工作。

Renesas 將該架構以兩種級別開放給客戶。在日本，該晶片現在是 NTT 一個合併的應用/基頻設計的基礎，有一個完整的參考設計。而在韓國，Renesas 與系統整合夥伴合作，修改參考設計以適合韓國當地的需求。

關於此一主題可以有很多變化。例如，Qualcomm 也用自己的 CPU 加硬體（CPU-plus-hardware）的架構處理了一個類似的問題，該問題出現在一系列帶有視頻遊戲功能的手機。但 Renesas 的晶片是支援一範圍較狹窄的市場，而 Qualcomm 則要設計一款 SoC，能用於手機遊戲市場的各個價格與性能點。這家手機巨人的高級產品經理 Dave Ligon 解釋說：“理想上，在不同的性能水準上，你要對架構作不同的折衷。我們將市場分為三大部分：一是主要對成本敏感的多媒體手機；加強型手機；以及遊戲需求最迫切的聚合平台（convergence platform）。”

Qualcomm 選擇的架構直接反映出這三大市場區隔。例如，多媒體手機用平台的應用 DSP 核心實現幾何處理，而 ARM 核心則用來作為基於軟體的網格化（rasterization）。大量本地記憶體的適當組織可以實現此一層級的性能目標。

增強後的平台採用的是硬體網格化。Z-buffer 與其他基於硬體的早期退出策略（early-exit strategy）可共同確保只有可見像素才能流經流水線。幾何 DSP 核心（geometry-DSP core）直接連接到網格化引擎，以減少匯流排或共用記憶體方案所消耗的能量。另外，除為一個小型 LCD 產生信號以外，該網格引擎（raster engine）還驅動一個行動顯示處理器，實現簡單的 2D 作業。

在高階的範圍，聚合平台採用 ATI2300 繪圖核心的衍生產品，並結合了一個增強版本的行動顯示處理器。Ligon 說：“聚合平台的繪圖性能略高於 Silicon Graphics Octane 工作站，當我在 Silicon Graphics 工作時，它是那時最熱門的產品。而這是手機中封裝在一起的單一系統。”

他說，事實上繪圖 API 把這三種平台之間顯著的硬體差異大量地隱藏起來了，因此遊戲開發者幾乎可以將它們三個當作是一種平台。當提升成產品系列時，OEM業者 會看到更多的特性，但在軟體介面方面沒有根本的變化。這種方案可以為各種任務提供最高的能源效率。但正如 Qualcomm 用三款不同晶片說明的那樣，彈性意味著需要額外的晶片設計。對一個現金充裕、且有良好客戶關係可以讓它有信心來開發此一規模龐大市場的公司而言，這種折衷是有益的。但並非所有人都有這種條件。

增加可編程性
從單純 CPU 為中心的架構（其中硬接線引擎（hard-wired engine）環繞著一個可編程單核心），到一種更彈性的架構（專用引擎本身也變成可編程的），這是一種自然的發展趨勢。有些採用德州儀器（Texas Instruments）公司 DaVinci 平台的最新構想說明了這個首要步驟（圖 2）。TI 員工 Ray Simar 表示：“硬接線區塊和可編程區塊都有自己的天地。重要的是不要用一種先入為主的架構著手，而要先理解應用的需求，以及它們隨時間發展的方式。然後再考慮架構。”

為功能區塊增加某種程度的可編程之成本已在逐步下降。Simar 說：“對所有人來說，功率都已成為一個更困難的問題。但有了越來越完善的功率管理技術以及良好的記憶體架構，可編程區塊的功耗就能更接近一個硬接線區塊的功耗。”

Simar 亦指出可編程的幅度與各區塊相關，視計算的精細度以及一個功能區塊必須完成的模式數量而訂。在某些情況下（例如運動預測搜索與比較），一次作業非常接近於一個固定的資料流程模型，暫存器編程的狀態機就可以覆蓋所有應用的需求。在其他情況下，一次作業中可能有很多變異，或者一個功能可能是如此地資料相關（data-dependent），於是只有一個保存程式的設備和程式計數器能保持作業有足夠的彈性。在其 DSP 核心以外，TI採用了所有的選項。

很多設計者會把某種功能看作是固定不變的，但事實上它卻越來越需要編程能力，此一功能就是 DMA。一個多媒體子系統中的資料運動可以非常複雜、與資料相關、並且變化多端的。很多情況下，資料區塊在 DRAM 中的簡單進出可能會導致災難。TI 用一種嵌入 SRAM 的組合方式解決了此一問題，這個組合大到足以保存該區塊完成功能的全部工作集（working set）；必要時的流通架構（flow-through architecture）；以及可編程 DMA 的控制器，以便可以將DRAM流量模式（DRAM-traffic patterns）與功能區塊和 DDR DRAM 的需求相匹配。

各點多處理
相同類型的分析能使架構設計師得出不同結論，這種分析開始於案例、判別任務，以及將它們劃分為硬體、可配置或軟體驅動的區塊。例如，Nvidia 的 GoForce 系列產品就是採用硬接線引擎，但工作量低於源於 Tensilica 的增強指令集可編程 DSP 核心。DSP 核心本身要在微觀上重複相同的類型；Nvidia 則以固定硬體實現指令的增強。

Nvidia 產品行銷總監 Geoff Ballew 表示：“你必須非常清楚什麼要做成硬體。”另一方面，固定硬體可提供最佳的能源效率，優於增加的 DSP 區塊，而且遠遠好於傳統的 DSP 核心。再者，你最好作出明智的選擇。例如，有時你可以透過少許工作而重新使用一個區塊，使之成為跨各種編解碼器的固定函數。

部分問題是，在系統級上沒有用於能量剖析的好工具。要判斷哪一區塊為主要的能源消耗者是一項挑戰。一旦找出了這些區塊，Nvidia 就可以進一步壓縮它們，採用動態、精細粒度的時序閘控來切換區塊內電路組的開、關，從而儘量降低能源的消耗。

Broadcom 高級工程總監 Steve Barlow 認為，要決定你需要的彈性程度是很困難的。例如，在低於 CIF 解析度時（或 65 nm 製程下 D1 解析度），你可以接受在可編程硬體中處理更多功能。在這個水準以上（例如，當機上盒的一個功能開始與行動視頻設備融合），就必須使用硬接線的引擎。Broadcom 的方案在很多方面皆與Nvidia類似：即採用帶有專用硬體的可編程處理器。在 Broadcom 的例子中，處理器是一個專有的 CPU 核心，它帶有一個 16 單元向量處理器和一個 2D 暫存器檔案，這是 Broadcom 所收購的 Alpha Mosaic 公司所開發的。這種架構有足夠的能力，讓單晶片設計即可支援 MPEG-4，並且只需要軟體改變，就適用 H.264 的需求。但對於機上盒級的性能來說，Broadcom 需要用更多的固定硬體區塊來增強架構。Barrow 說：“有些功能不會簡單而完美地映射到向量硬體上，如 H.264 主資料檔案中的內容自適應二進位算術編碼（context-adaptive-binary-arithmetic-coding，CABAC）功能。在某些時候，你會遇到半導體技術的極限，就不得不用硬接線了。”

理解各個功能
在一個令人關注的進展中，有些多媒體架構接受了帶 DSP 核心的硬接線功能之概念，但不是用它們來建立專用的區塊，而是建立一個功能強大的獨立 DSP 核心，它本身就可以處理一個手持式系統中的所有多媒體任務。這個方案有賴於對視頻處理所需演算法的仔細研究，判斷這些演算法中的熱點，並且開發出解決這些熱點的擴充指令集。

Analog Devices 公司的 Kablotsky 說：“將系統知識用於製作 DSP 核心的微架構，可以使這些演算法的性能倍增，甚至增加 20 倍。”而這個性能已足以在 Blackfin DSP 核心中處理諸如 CIF 級 H.264 的解碼工作，功耗只有約 20 mW。但是，在 DSP 核心中的集中式密集計算任務會帶來兩個問題：首先它增加了為完成任務而提取指令的數目，或浪費掉的能量值；其次它增加了核心的時鐘速率，這也增加了能源消耗。Kablotsky 認為，根據演算法訂製的指令有助於解決這兩個問題。將大量運算集中到單一的新指令中（例如一個完整的內部週期），可以降低所需的預提取數量。例如，開發微架構的擴充，以便透過 SIMD（單指令多資料）指令使用資料級並行機制，就可以降低時鐘速率。

DSP 授權業者 Ceva 也採取了一種類似的方案。在這個例子中，Ceva 是透過收購獲得微架構的發展，它取得了視頻處理的快速子空間跟蹤（fast-subspace-tracking ，FST）演算法的公司所有權。根據 Ceva 銷售副總裁 Issachar Ohana 的說法，FST 軟體可動態地加快視頻作業。透過整合 FST 代碼的指令擴充，Ceva 開發出了 Ceva-X 代碼，Ohana 宣稱它能夠以高達 D1 的解析度完成 30 幀/秒的 H.264 解碼，而不需要硬體輔助。他說：“這些演算法的組合以及對執行核心的調整，使我們的能源消耗可與硬體相媲美。”

讓所有計算流經單一的 DSP 核心可以簡化工作。但據 Kablotsky 說，最大的優點是它為開發人員呈現出了一個單一的 C 級編程模型。它引入了一家系統 OEM業者可能希望訂製的所有特性，以及編解碼器開發者或高度熟練視頻業者可能希望為某個微架構修改原始碼時用的所有內容。至少在 DSP 計算能力的範圍內和使用者承受的電池壽命內，該方案省掉了系統架構的修改與擴充。

第三個例子是來自處理核心世界的另一端：ARM。這家 CPU 巨擘的技術行銷副總裁 Keith Clarke 經歷過以單一 CPU 作為多媒體處理器的發展過程。ARM7 本身足以滿足一些音頻應用。但增加 16 位元飽和算術指令和提高 ARM9 速度後，就不僅能完成音頻工作，以及以大約 80 MHz 、 15 幀/秒速度下的MPEG-4 QCIF（四分之一 CIF）編碼。在 ARM11 V6 指令集架構上增加速度和 SIMD 指令後，就可以實現 VGA 解析度的 H.264 編碼。再進一步到 Cortex A8 和帶 64 位元SIMD 架構的 Neon 加速器（圖 3），就可以完成 30 幀/秒的 MPEG-4 VGA 編碼，所花週期只有 ARM11 的一半。在實際情況下，該工作需要大約 300 MHz。為了使這些選項對使用者更加可行，ARM 正在開發一個並行編譯器原型，它可以提取資料並行機制，並用 SIMD 硬體來使用它。

走向多核心
發展的盡頭並不必然需要高度最佳化的中心式 DSP 或 CPU 核心。Analog Devices、ARM 和 Ceva 都建議採用多核心，例如用於處理機上盒內的多種高清晰資料串流。其他供應商（如 Cradle 技術公司）也在尋求一種基於客製化 DSP 的多核心方案。該公司提供一種完全可編程 DSP 核心組成的不對稱集群（asymmetric cluster），核心周圍分佈著共用的中心記憶體。系統架構的要素就變成要對正確的 DSP 核心作正確地擴充，並且為核心本地記憶體提供正確的資料。Cradle 應用副總裁 Bruce Schulman 認為，同時諳熟用例和演算法的設計者必須作出所有這些決定。

Schulman 認為，一個關鍵的步驟是將應用劃分為夠大的區塊。如果每個區塊內的處理任務過小，則片上共用記憶體中就會有過高的流量，因此系統吞吐量會受到影響。如果每個區塊內的處理任務過多，則晶片就無法在應用中使用並行機制的固有任務。另一個關鍵步驟是研究流過功能區塊的資料流量，並在程式控制下引導預取工作，這樣便可以讓一個計算中的功能區塊永遠不會等待資料，於是晶片可以有效地使用外部 DRAM。

所有這些特性使類似很多應用的系統架構可以擁有很大彈性。但是，只有大膽的人才會試圖對單個 DSP 核心作編程。大多數情況下，客戶都是透過 API 與 Cradle 架構發生關係。

一個系統化方案
這些架構為設計者提供了最佳的分析，還有大量既得利益、產業慣例和傳統。供應商希望從能讓自己首先賺錢的架構化趨勢著手。但從大量的衍生產品來看，不斷出現的類型下說明了一個針對視頻豐富多媒體（video-rich-multimedia）架構設計的系統方案是可能的。並且這種方案將與編解碼與應用開發者的良好關係一起開始，無論他們是來自內部還是第三方。沒有這些知識，你就不能做很多事。有了它，系統架構設計師就可以開始從系統的任務級模型著手，並採用預期使用類型的資料流量來完成工作。

從這個模型，架構設計師應首先提取出計算熱點或資料運動熱點，這些代碼會消耗最多的時間、能量，或者兩者皆有。經由使用傳統的方案（如流水線、SIIMD 引擎和狀態機），設計者可以用專用硬體解決這些熱點。這些加速器目前仍停留在理論的階段，設計者不需要以任何特定的方式實現它們，但是它們可降低預計執行時間，以及他們所加速的代碼序列的能源消耗。

接下來，架構設計師可以將整個任務劃分為大的區塊，劃分方法是使整個系統各區塊之間需要最小的頻寬。例如，運動估計或哈夫曼解碼就可以作為區塊。這個步驟極其重要：以今天的技術而言，計算的成本並不高，但頻寬會吞噬掉大量的能量。當你區分出各個區塊時，就可以根據資料流量對它們進行組織，並決定哪一個區塊可以串入流水線，哪一個塊可以並行安排，哪一個塊是保持串列方式的。

然後對區塊進行分組，包括為它們建立的加速器，並將它們映射到最少處理的地點，使之同時滿足系統的吞吐量要求和能源消耗要求。如果一個功能強大的 ARM 核心與一些擴充指令就能夠以可接受的時鐘頻率完成工作，則萬事大吉。如果需要一些小型 DSP，每個皆有自己的加速器，也可以這麼做。計畫是將各個區塊映射到最低數量的計算資源上。如果你有時間，現在可以完成一個最佳化步驟，檢視每個處理地點的所有加速器，看看它們是否可以在沒有資源競爭的情況下共用硬體。如果是這樣，就可以將兩個或更多的加速器結合成為一個更有彈性的加速器。最後，為這些處理地點（無論它們是 CPU、DSP 還是專用硬體區塊）配備本地記憶體，並用任何所需資料流量頻寬需要的方式，將它們相互連接並連接至中心的 DRAM。

雖然沒有人期望採用這麼詳盡的方案，但它組織並描述了一個多媒體架構工作中每一決策的混亂過程，並且還說明了各種架構的茂盛花園，它正快速地出現在手持式設備豐富視頻的（handheld-rich-video）市場中。



一種支援靈巧且豐富媒體平台的架構
作者：Iole Moccagatta、Vincent Nollet 和 J-Y Mignolet，IMEC
電子產品的數位化促進了高品質多媒體服務與高速資料通信的融合。這種融合應當可以提供一種對網際網路的無所不在之存取，以及在任意地點，任何時間使用服務、內容與應用。消費者可以在家中、市區漫步、開車，甚至在遙遠的鄉村存取到服務與資訊。為支援這些所有的願景，行動終端應能支援 WLAN 802.11n、3G/4G、802.16e 和掌上型數位視訊廣播（Digital Video Broadcast-Handheld；DVB-H）通信標準，以及 MPEG-2、MPEG-4、AVC/H.264，以及 MPEG SVC（scalable-video-coding（可縮放視頻編碼））內容格式，並可在它們之間無縫地切換。IMEC 正在開發必要的技術，以使這個美夢可以成真。

在設計者開發出一個支援所有這些方案的多模式、多媒體終端前，他們必須克服一些重要的技術障礙。這些障礙包括：多媒體編碼器和解碼器的複雜性越來越高；對跨越多種通信標準無縫切換模式的要求；越來越高的設備成本以及這些終端的功耗要求；以及產品快速推向市場的需求。

在 M4 計畫中，IMEC 開發了滿足這些技術挑戰的建構區塊。這些區塊包括一個軟體無線電前端和數位基頻、一個多媒體-多格式（multimedia-multiformat，3MF）編解碼器，以及一個體驗品質（quality-of-experience）的管理器。

M4 終端的 3MF 編解碼器應支援音、視頻壓縮與 3D 繪圖標準。為實現這個目標，IMEC 開發出了一種彈性的異種（heterogeneous）平台，它可以支援當前和新興的音、視頻壓縮標準。該公司計畫在這個平台上驗證一個新興 MPEG SVC 標準的能源效率實現情形。SVC 現在處於 MPEG 標準化發展的最後階段，目標是將國際電信聯盟（International Telecommunications Union，ITU）的TH.264/MPEG AVC（advanced-video coding，（先進視頻編碼））與嵌入內容的可縮放性結合起來，以實現高效率的壓縮。內容可縮放性是因應使用條件下暫態變化的關鍵，如平台資源使用、通信頻寬，以及傳輸錯誤等，這些通常出現在 M4 中，以保持使用者的體驗品質。但高壓縮性能與嵌入內容可縮放性的結合要付出成本，即複雜性提高了一個量級。因此，所面臨到的挑戰是如何在一個彈性平台上，得到具有性能價格比的低功耗 SVC 之實現。

過去一年來，IMEC 已定義了一個滿足這些需求的平台。它包括採用多處理器配置和第三方部件的多個 IMEC ADRES（architecture-for-dynamically-reconfigurable-embedded-systems，（動態重配置嵌入式系統架構））處理器。該平台亦包含一個基於便條紙的（scratch-pad-based）資料記憶體層次樹，並且每個 ADRES 處理器都有自己的高級 DMA 控制器，以存取此一層次樹。

ADRES 處理器採用了一個包含粗糙、可重配置陣列和一個緊密耦合的甚長指令字（very-long-instruction-word，VLIW）處理器之核心。多虧有協同開發的 C 代碼編譯器，該核心可用 C 作完全編程。它可提供與最先進特定應用指令處理器（application-specific instruction processor，ASIP）相當的彈性以及功率效率，而超過了最先進 DSP 的性能。對於一個採用 90奈米 CMOS 技術，有 8 x 8 功能單元的 32位元 ADRES 核心來說，處理器的能源效率範圍從 50 至 70 百萬次作業（million operations）/sec-mW，而峰值性能大約為 400 MHz 時 250 億次作業/秒。器件面積只有約 7 mm2，包括核心和 L1 緩衝記憶體。緩衝記憶體包括用於資料儲存的 32 kbytes、指令儲存的128 kbytes，以及配置記憶體的16 kbytes配置記憶體。

一個創新的多處理器系統單晶片（SoC）應用映射設計流程，可以用來支援應用開發。該設計流採用了 IMEC 專有的先進設計工具，如 Sprint 用於建立並行，而 Atomium 用於記憶體層次樹的最佳化，以及儘量減少記憶體的存取數量。這些工具可以將一個應用映射到一個包括多個異種、彈性處理單元的平台上（此時是 ADRES 核心），而各個單元之間透過晶片上的網路實現互連。應用映射工具亦能方便地使用智慧型 DMA 控制器，如 ADRES DMA 控制器，管理記憶體層次樹，以及資料傳輸的最佳化。

由於其彈性，該平台可以支援各種視頻編解碼，為一系列多媒體應用提供易於縮放的優點，因此具有低的擁有成本（圖 A）。例如，平台可以讓使用者在不需要時關閉處理單元，以此支援可縮放性。在最高性能下作業時，採用 90 nm、1V 實現的平台功耗應低於 700 mW。平台可以支援 30 幀/秒速率、高清晰電視解析度的 H.264/AVC 解碼，以及 30 幀/秒速率、VGA 解析度的 SVC 解碼。

作者簡介
Iole Moccagatta博士、Vincent Nollet及J-Y Mignolet任職位於比利時（Belgium）魯汶城（Leuven）跨學院微電子中心（Interuniversity MicroElectronics Center，IMED）的整合式資訊及通訊設計技術（design-technology-for-integrated-information-and-communications，DESICS）部門。


作者簡介
執行編輯 Ron Wilson 的聯絡方式是：1-408-345-4427 和 ronald.wilson@reedbusiness.com。


讀者可以在以下網站查詢到更多與本文相關的資訊。

Analog Devices Inc
www.analog.com		Fast Forward Video
www.ffv.com		Qualcomm
www.qualcomm.com
ARM Ltd
www.arm.com		IMEC
www.imec.be		 Renesas
www.renesas.com
ATI
www.ati.com		Khronos Group
www.khronos.org		 Silicon Graphics Inc
www.sgi.com
Broadcom Corp
www.broadcom.com		LSI Logic
www.lsilogic.com		 Tensilica
www.tensilica.com
Ceva
www.ceva-dsp.com		NTT
www.ntt.com		 Texas Instruments
www.ti.com
Cradle Technologies
www.cradle.com		Nvidia
www.nvidia.com		 Zoran
www.zoran.com
 
訂閱免費印刷版 適合列印版本 將本文寄給朋友
 
文章評分
Average Rate: No rating yet
 
Poor Quite Good Good Very Good Excellent
 
其他文章
 
 
 
WEBCASTS
 
知識中心
Panasonic的2008年關鍵器件指南 2008:
 
Fairchild Semiconductor :
 
Texas Instruments: DaVinci ™ 技術
 
Texas Instruments: Safe Bet 系列
 
 
分數最高者  
 
意見回饋
GOOGLE提供的廣告 
 
 
 
廣告
新聞稿
 
TECHNOLOGY NEWS
 
資源中心
 
 
產品新聞
 
特別贊助商
 
 
 
設計中心
 
廣告
     
參考設計
   
     
 
 
 
 
 
RSS