EDNAsia: Electronics Design, Strategy, News
 
EDN ASIA WEBSITES
EDN Asia | EDN India | EDN Korea
 
EDN TAIWAN MAGAZINE
列印訂閱
設定為首頁
放入書籤
 
 
 
 
 
 
訂閱免費印刷版 適合列印版本 將本文寄給朋友
 

處理大範圍信號變化的平價包絡跟蹤器
( 9 月 1 日 2006 年)
作者：Anthony H Smith， Scitech公司，Bedfordshire, England

當信號的導通週期（duty cycle）或振幅發生變化，或當它的平均電平不可預測地在某個特定的直流電範圍內變化時，把頻帶有限的（band-limited）不歸零（non-return-to-zero ，NRZ）資料轉換到一種適用於微處理器和其他數位系統的數位格式，會造成一些問題。利用交流電耦合來把信號傳輸到某個固定基準比較器，會產生不良的結果，這是因為導通週期的變化導致平均信號電平的變化，而後者會導致輸出信號時序的抖動或失真。

在二極體和 RC 網路的基礎上，包絡跟蹤器（envelope tracker）在輸入信號的偏移之間產生電壓（參考文獻 1）。比較器利用中點電壓作為基準來產生數位輸出信號，它如實地複製了原始信號的時序資訊。基於二極體的電路雖然對較大信號非常有效，但對那些與二極體正向電壓降相比較小的輸入，或者當輸入的平均電平朝電路的兩個電源電壓軌中的任何一個漂移時，這種電路會引入誤差甚至完全失效。

圖 1 中的單電源電路不需要二極體，重建了一個頻帶有限的 NRZ 資料串流，它的導通週期變化範圍是從低於 5% 到超過 95%，振幅變化範圍是從低於 100 mV 到電源軌電壓—5V 等等。而且，該電路可以容忍在兩個電源軌之間變化的平均信號電平。該電路包含三路類比開關 IC1、雙路比較器 IC2 以及幾個被動元件。



該電路的功能有如一自時鐘包絡跟蹤器，它可以對輸入信號的高電平和低電平 VU 和 VL 採樣，並在電容 C3 和 C4 上產生相對應的直流電平 VUC 和 VLC。C3 和 C4 之間的兩個等值電阻 R4 和 R5 產生第三個電壓 VMID，它等於輸入信號的中級電壓 VM。電容 C2 平滑並過濾 VMID，後者充當輸出比較器 IC2B 的基準電位。R2、R3 和 C1 提供時間上的滯後作用，從而即使對較小的輸入也可確保 VOUT 的清潔開關。


<%@ LANGUAGE="VBSCRIPT" %>
<% Randomize: ord=int(rnd*1000000000) %>


為了瞭解電路的工作，假設 C4、C2 和 C3 都放電，也就是說，VLC、VMID 和 VUC 都為 0V。由於輸入信號 VIN 大於 VMID 以及在 IC2A 的反相輸入端的電位，因此兩個比較器的輸出都變高，並導致三個類比開關處於圖 1 中的位置。現在，假設 VIN 處於正峰值振幅 VU。電容 C3 現在透過 R1 和三個開關的接通電阻放電。只要 C3 不是太大，VUC 就會迅速取得約等於 VU 的一個值。

當 VIN 降至低於 VUC 時，比較器 IC2A 的輸出變低，迫使類比開關 IC1C 改變狀態，並把 C3 從 VIN 斷開。忽略比較器輸入偏置電流並假設開關洩漏電流可忽略不計，則 C3 現在只能透過 R4 放電。如果 R4 夠大，則較慢的放電速率可以讓 VUC 仍然約等於 VU。



在 C3 的充電間隔期間，C2 也透過 R4 充電。根據 C2 和 R4 的值以及輸入信號的正向脈衝的持續時間，電壓 VMID 也許會超過輸入信號的低電平 VL。如果 VMID 超過 VL，則比較器 IC2B 在 VIN 接近 VL 時就會跳脫（trip），並且在 VOUT 產生的低電平導致 IC1A 和 IC1B 改變狀態。電容 C4 現在透過 R1 和各開關的接通電阻連接到 VIN，並且迅速充到使 VLC 約等於 VL 的電平。

根據元件值和輸入信號的時序參數，在電路的電壓電平穩定在各自的靜態值（在此，VUC??VU，VLC??VL，VMID??VM）之前，也許會經過幾個週期。但是，精心挑選的元件確保了電路可以迅速達到平衡。如要確保比較器在 VIN 降至低於 VU 或升至高於 VL 時要適當跳脫，就要求 R1 在 VIN 和 IC2A 的反相輸入端之間提供至少 100Ω 至 1 kΩ 阻抗。更高的值會導致 C4 和 C3 充電緩慢。在許多設計中，IC1B 和 IC1C 的組合接通電阻也可以省略 R1。

IC1B、IC1C 和 IC2A 的存在確保了 C3 在 VIN 接近或等於 VU 時能充電，並且 C4 只在 VIN 接近或等於 VL 時才能充電。如果沒有 IC1B、IC1C 和 IC2A—即 VIN 直接連到 R1，C3 就會在 VIN 位於 VU 和 VM 之間的下坡放電，並因此拉低 VUC。與此類似，C4 將繼續在 VIN 位於 VL 和 VM 之間的上坡充電，並因此拉高 VLC。雖然 VMID 也許約等於 VM，但這種最小限度的配置，其性能相對較差，特別是對於小信號以及在極端的導通週期時更是如此。

圖 1 中的元件為 5 至 50 kHz 的輸入頻率產生了良好結果。低於 5 kHz 的頻率也許需要較大的電容值，並且高於 50 kHz 的操作也許需要降低各電容值，並選擇具有最短回應時間的比較器。借助適當選擇的元件，當電路在達到或超過 128 kbps 的串列傳輸速率時，其性能良好。

R5、R4、C2 的值以及（在較低程度上）各類比開關的接通電阻和 R1、C4 和 C3 決定了電路對輸入信號振幅或平均電平突然變化的回應時間。如果使 C2 約為 C4 和 C3 的十分之一，就能確保迅速的“攻擊（attack）”時間，但太小的值會在 VMID 上產生過多的紋波和雜訊。為了可以可靠地作業，應使用等值的 100 kΩ 至 1 MΩ緊公差電阻（close-tolerance）作為 R4 和 R5。如果使用高值電阻作為 R4 和 R5，就應選擇具有低輸入偏置電流的比較器作為 IC2。為了檢測那些也許會接近正電源軌、0V 軌或同時接近二者的信號，應確保 IC2 可提供滿擺幅輸入的能力。用低阻抗陶瓷電容來為每顆 IC 的電源連接設旁路。

請注意：如果沒有輸入信號（即為VIN 施加直流電平時），VOUT 也許會包含隨機脈衝，它們是由雜訊以及各比較器保持 VMID 等於 VIN 的平均直流電平的嘗試所導致的。為了消除這些脈衝，應撤銷 C1 以便用“正常的”滯後作用代替時間滯後作用，但應確保 R2 和 R3 設定的滯後電平與最小輸入信號振幅相比不會過大。
圖 2 顯示了電路對導通週期約為 5%、振幅為 75mV 的頻寬有限輸入信號之回應。水平跡線 VMID 整齊地把波形一分為二。下方的跡線顯示了位於 VOUT 的重建信號。在圖 3 中，電路處理了約為 200 mV p-p 的電感耦合收發器（上方跡線）的真實輸出。同樣的，下方的跡線則顯示出位於 VOUT 的重建信號。
 
訂閱免費印刷版 適合列印版本 將本文寄給朋友
 
文章評分
Average Rate: No rating yet
 
Poor Quite Good Good Very Good Excellent
 
其他文章
 
 
 
WEBCASTS
 
知識中心
Panasonic的2008年關鍵器件指南 2008:
 
Fairchild Semiconductor :
 
Texas Instruments: DaVinci ™ 技術
 
Texas Instruments: Safe Bet 系列
 
 
分數最高者  
 
意見回饋
GOOGLE提供的廣告 
 
 
 
廣告
新聞稿
 
TECHNOLOGY NEWS
 
資源中心
 
 
產品新聞
 
特別贊助商
 
 
 
設計中心
 
廣告
     
參考設計
   
     
 
 
 
 
 
RSS
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   


     
     
Power Technology E-newsletter 
Dual-input, Single-output Power Supply Selector Switch Reduces System Size while Improving Integrity EDNA, February 08
Analog Devices completes sale of CPU voltage and PC thermal monitoring business to ON Semiconductor EDNA, January 08
Fairchild’s Green FPS Power Switches Increase Efficiency, Reduce EMI in Power Supply Designs EDNA, December 08
 
Test and Measurement E-newsletter 
Agilent Technologies與Anite plc建立策略夥伴關係，為無線R&D提供3GPP LTE測試解決方案 EDNA, November 07
Aeroflex 及 Sequans合作加快產品發展及WiMAX測試佈署的腳步 EDNA, October 07
Tektronix的IMS解決方案成功通過產業論壇測試的考驗 EDNTaiwan, September 07
 
 
     
 
知識中心
 
Panasonic的2008年關鍵器件指南 2008:
 
Fairchild Semiconductor :
 
Texas Instruments: DaVinci ™ 技術
 
Texas Instruments: Safe Bet 系列
 
 
技術頻道
 
PCuSER電腦人部落格
電腦QA網(Singapore)
PCuSER電腦人新書資訊
Photonics Association (Singapore)
Singapore Industrial Automation Association (SIAA)
Taiwan Semiconductor Industry Association (TSIA)
 
 
我們的贊助者
 










Texas Instruments: New Technical Video360 Podcast Demonstrates Advantages of DaVinci™ Technology

 
 
GOOGLE提供的廣告
 
 
     

Reed Electronics Group | Reed Business Information Asia |
EDN India | EDN Taiwan | EDN Korea | EDN Japan | EDN China | EDN | EDN Europe
ECN Asia | ECN Taiwan | ECN Korea | ECN China | EB Asia | WDDA | WDDA Taiwan | WDDA China

 
關於EDN Asia | 免費訂閱 | 連絡我們