以雙正反器組成簡單的延遲脈衝產生器

一些應用需要時鐘時序調整（clock-timing adjustment），例如為時間交錯 ADC 產生精確時鐘；或各種精確計時和脈衝延遲應用中的延遲調整（delay adjustment）。本文介紹了一種利用雙 CMOS D 型正反器（dual-CMOS D-type flip-flop）的延遲脈衝產生器（圖 1）。該電路提供了觸發器輸入脈衝的精確延遲。DC 控制電壓在滿刻度量程範圍內選擇某個延遲。當脈衝的上升沿觸發輸入時，電路的輸出端產生一個脈衝，其上升沿的延遲量等於所選延遲 TD 加上固定內在傳輸延遲 TPD。另外，時間常數R4C2 決定了輸出脈衝的寬度。

精確 DC 源 IO 和電容 C1 設定了滿刻度延遲範圍。當 Q3 處於關斷狀態時，電流源對電容 C1 充電，從而產生一個線性斜坡電壓（linear-ramp voltage），斜率等於 IO/C1。延遲是斜坡從其初始電壓升至控制電壓值的時間。

在本應用中，斜坡斜率是 10 mV/1 µs，因此對於 0 至 2.56V 的控制電壓，滿刻度延遲範圍是 256 µs。滿刻度延遲的設定方式是改變 IO，這是透過 R1+R2 或電容 C1 來實現的。為了達到最佳準確度，電流源可以在 10 µA 至 1 mA 內，電容值在 1 nF 至 1 µF 內，相應的滿刻度延遲在 2.56 µsec 至 256 msec 內。用精確的膜電容（film capacitor）當作 C1。

電流源的基礎是分流精確微功率電壓參考 IC3，產生的參考電壓為 1.233V，初始準確度為 0.2%。Texas Instruments 公司 （www.ti.com） 的 LM4041 透過精密電阻 R1 和 R2 來偏置 Darlington 耦合電晶體 Q1 和 Q2，參考電流 IO=VREF/(R1+R2)=100 µA。Darlington 構造確保基極電流可忽略不計，並且輸出集電極電流（output collector current）能達到 0.3% 的最差情形準確度（worst-case accuracy）。可以使用任何小信號的（small-signal）電晶體，但為了達到最佳準確度，應使用高增益低電平低雜訊雙極結電晶體（bipolar-junction transistor，BJT），例如 2N5087 或 BC557C。

IC1A 是一種單觸發（one-shot）電路（參考文獻 1）。輸出脈衝的寬度 TW 是 R4C2×ln(VDD/VTH)，其中 VTH 是數位 CMOS 的閾值電壓。由於 VTH≈VDD/2，因此 TW≈R4C2×0.69。二極體 D1 縮短了恢復時間。在加電後，Q3 處於飽和，吸收電流源的輸出，並且一旦輸入脈衝觸發了電路，IC1B 的 Q 輸出就變低，從而關斷 Q3，由此起動斜坡。當斜坡超過控制電壓時，IC2A 比較器的輸出變高，並且上升沿觸發單觸發 IC1A ，並透過 IC1B 接通 Q3，從而可以讓電容 C1 放電。當輸入脈衝觸發電路時，其他任何在延遲輸出脈衝的下降沿之前出現的觸發脈衝均不會產生輸出脈衝，即電路是不可重複觸發的。此一特性使人們能對輸入觸發時鐘同時執行分割和延遲。

雖然 IC1 和 IC2 能以 3 至 16V 的電源工作，但電路的最低電源電壓是 5V。在其他情況下，Q1 和 Q2 接近飽和，從而產生較低的線性斜坡電壓。電壓比較器 IC2A 是 STMicroelectronics 公司 （www.st.com） 的 TS3702，它的輸入共模電壓（input-common-mode-voltage）範圍包含地，從而使人們能監視最低達 0V 的輸入電壓。

然而，為了實現電路的正確工作，最低控制電壓必須大於 Q3 的飽和電壓。對於圖 1 中的元件，測量值為 12 mV。如果希望降低該電壓，可使用具有低接通電阻的數位（digital） N 溝道 MOSFET。可選的輸入低通濾波器由 R6 和 C4 所組成，用來協助清除來自 DC 控制電壓的雜訊。
如果 DAC 驅動控制輸入，人們就能構建數位可編程延遲產生器。Analog Devices公司 （www.analog.com） 的 AD558 是一款合適的 8 位元 DAC，它具有內部精確能帶隙參考（bandgap reference），來提供 0 至 2.56V 輸出電壓，從而使 1 LSB 等於 1 µs。它依靠 5 至 16V 工作，具有 1 µs 穩定時間。該電路的靜態電流 IDD 小於 300 µA，這是因為所有 IC 均為微功率（micropower）。

參考文獻
1. Bhandarkar, Santosh, “Single-IC-based electronic circuit replaces mechanical switch” EDN, March 15, 2007, pg 76, www.edn.com/article/CA6421439.




Captions

圖 1 觸發器輸入的上升沿起動了一個與控制電壓比較的精確斜坡電壓，從而產生精確延遲。

Click here for the illustration:

Figure 1