在小型且基於處理器的系統中，現代FPGA在其中扮演著非常重要的角色。這類系統多半是用於通訊、資料處理和網路應用中。
在這樣的系統中，與類比信號的介接是最重要的工作之一。
藉著在FPGA上加入一些基本的類比 I/O和片上轉換器（transducer），就可以設定FPGA，使它可以監測晶片內外的環境參數，並將此資訊與外部電源和發熱情況等相關資訊一起傳送給主電腦。這些類比條件參數包括外部工作環境參數，如溫度、濕度和電源波動（fluctuation）的情況；也可能包括晶片內的條件參數，如片上溫度、內部電壓電平等。
可以採用一個軟微處理器核心（soft microprocessor core）或是一個簡單的狀態機（state machine）來管理各種轉換器的連續監測操作。當被監測的參數超出正常操作範圍時，只有主電腦會被中斷。這樣就可以採取適當的因應措施（如觸發FPGA和/或使整個系統進入停機模式，中斷主處理器）來避免出現有害的狀況。
Xilinx Virtex-5系列FPGA在FPGA中間位置配有SYSMON硬體巨集部件（hard macro），從而可以提供系統監測功能。Virtex-5 SYSMON硬體巨集功能（圖1）是圍繞一個10位元、200kSPS （千次採樣/秒）的類比數位轉換器（ADC）而構建的，解析度為1mV。
該ADC與多個片上感測器結合，可用於測量FPGA的實體工作參數，如片上電源電壓和晶粒（die）溫度。此一ADC會產生一個全量程的（full-scale ）10位元編碼（3FFh），並在其外部的類比輸入有1V的差分輸入電壓信號。外部電壓信號透過專用的類比差分輸入線對（VP/VN）和16路使用者可選的類比輸入（稱為輔助類比輸入 （VAUXP [15：0], VAUXN [15：0]））讀取。透過外部類比輸入， ADC可以監測板卡或機箱的實體環境狀況。專用的類比輸入和輔助類比輸入既可以單端驅動，也可以以真（truly）差分方式驅動。
配置選項
SYSMON硬巨集部件在使用者系統中被當作例子，並可透過一組配置暫存器來對它進行配置。這些暫存器一般是用來控制SYSMON硬巨集部件的不同工作模式，如：
• 調整ADC校正係數，
• 單通道事件觸發或連續週期模式的配置，
• 改變外部ADC採樣頻率，
• 平均片上參數測量值，以及
• 配置FPGA，使其進入停電模式
產品中提供了一個基於暫存器組（128個16位元暫存器）的介面，可以很容易地透過JTAG TAP 或光纖頭（ fabric）存取測量的資料和SYSMON硬巨集部件控制暫存器。
如要監測單一通道， 可將SYSMON配置為單通道事件驅動模式（Single Channel Event Driven Mode）或單通道連續週期模式（Single Channel Continuous Cycling Mode）。
單通道事件驅動模式可從內部控制，其作法是提供一個主動高電平脈衝（active high pulse）給內部轉換啟動信號；也可從外部控制，其作法是在CONVST輸入接腳上提供一個單時鐘寬度的主動高電平脈衝。
在連續週期模式下，可對17路類比通道中的全部或部分通道進行監測。
透過配置SYSMON硬巨集部件暫存器的順序，可以設置這些通道的監測順序。片上感測器和外部通道的測量值都在ADC轉換完成後讀取。狀態暫存器則儲存各個片上感測器的最大和最小測量值。
如果啟用自動校正功能，則SYSMON硬巨集部件可確保在不同環境條件範圍下和長期使用時，仍保持足夠的精度。透過自動校正和自檢功能，在-40°到+125°C的溫度範圍內，仍可精確而可靠地測量參數。
在SYSMON中使用警報
對於各種片上感測器（如片上溫度、VCCaux、Vccint等），SYSMON硬巨集部件可以讓使用者對警報閾值（上限和下限）進行編程 。可以經由配置SYSMON硬巨集部件中的閾值暫存器來設置這些閾值。這樣，如果任何一個片上監測參數超出使用者指定的工作範圍，相關的警報輸出就會被啟動。SYSMON硬巨集部件的警報信號可連接到系統中斷引腳，從而對嚴重的情況發出警報。等到參數回到指定範圍後，這些警報就會自動停止。
停電模式為可選模式。如果FPGA片上溫度超過125°C，就可以透過發出名為超溫（Over Temperature ，OT） 警報的特殊警報啟動停電模式。設備溫度降到使用者指定的下限以下時，超溫警報信號會被取消。
透過JTAG存取SYSMON暫存器
經由動態重配置埠（DRP）和SYSMON硬巨集部件配置暫存器（控制暫存器），就可以在運行時定義SYSMON硬巨集部件的所有特性。
另外，還可透過外部JTAG TAP埠或是軟IP來存取DRP。XPS Sysmon ADC即是一種軟IP，它可在最新的EDK 工具箱（EDK 9.2i及以上版本）中找到。
JTAG介面可透過ISE工具（ISE 9.2i 及以上版本）提供 （如圖3所示），或者透過簡單的TCL腳本（TCL script）提供。TCL腳本在XMD命令提示字元（command prompt）下運行。透過JTAG介面，可不受限制地讀/寫SYSMON硬巨集部件暫存器組介面。系統上電後， SYSMON硬巨集部件在安全模式下工作，如有必要，其功能可以透過JTAG TAP自行定義。如果SYSMON硬巨集部件在設計中實例化，則也可在設計時初始化這些控制暫存器。
可以參考來自SYSMON硬巨集部件的JTAG具體信號狀態，來監控經由JTAG TAP來對基於暫存器組介面所進行的外部存取。在特定時間，SYSMON仲裁器（arbiter）可以利用軟IP來進行JTAG存取或是DRP存取。
使用Xilinx ISE工具配置Virtex -5 SYSMON
對於任何特定應用，Xilinx ISE （ISE 9.2i及以上版本）工具提供了一種直接的方法，來配置所需模式中的SYSMON，而不用採用前文所描述的步驟。
在ISE工具中，可使用”Project”功能表選項中”New Source Wizard” 子功能表下的”IP Coregen & Architecture Wizard”選項，來為SYSMON硬巨集部件進行初始化。
在 “FPGA Features and Design”選項中可找到系統監測精靈（System Monitor Wizard） v1.0。在配置所需的暫存器組、通道、不同運行模式和通道順序、暫存器閾值、警報設置、ADC校正、包括/不包括DRP、CONVST、外部類比輸入等時，“System Monitor Wizard” （如 圖3所示）是最有效率的工具。
配置精靈運行結束時會產生HDL原始碼，該原始碼為系統的有效組成部分。該部分使用了SYSMON功能。
使用Chip Scope工具監測SYSMON參數
Xilinx Chip Scope工具 （ISE 9.2i及以上版本）可以為SYSMON硬巨集部件提供一個使用者繪圖介面（GUI）介面。FPGA上電時，該工具透過JTAG介面與SYSMON巨集通訊。 此SYSMON配置和監測選項在配置FPGA之前就會採用。它會自動檢測 JTAG鏈上是否有SYSMON，並讓使用者可以顯示出測量資料。在此過程中，使用者可以透過GUI隨時修改可配置的暫存器、順序暫存器和閾值暫存器的數值。透過此工具，可以設置被測參數的深度和視窗大小。使用者還可以將測量值跟時戳一起存入一個日誌檔，用於獨立分析。請參見圖4 以便獲得更多的資訊。
為了使所有測量（包括片上和外部測量）都達到最佳性能和精度，提供了六個專用引腳供ADC參考信號和電源使用（請參見圖5 以便獲得更多關於專用引腳的情況）。 連接這些引腳時必須要小心，以保證ADC能達到最佳性能。對於典型應用，VREFP和VREFN間的參考電壓應透過一個外部參考IC提供，並保持在2.5V ± 0.2%。
讓Virtex-5系統監測器不發揮作用
在基於Virtex-5的系統中，是否包括SYSMON硬巨集部件是可選的。即使在設計中SYSMON硬巨集部件沒有實例化，及還沒有配置FPGA ，SYSMON硬巨集部件也會運行。這一預設工作模式可以讓 SYSMON硬巨集部件只監測片上溫度和電壓。
在應用中，把SYSMON硬巨集部件當作專用的通用ADC 使用也是可能的，其作法是，讓片上感測器不要發揮作用（disabling）。如系統中未使用SYSMON硬巨集部件，則應將此部件不要產生作用，以節省功耗。透過將專用電源和輸入引腳接地（如圖5所示），也可以讓SYSMON硬巨集部件永遠不再發揮作用 。
結論
類比介面功能使基於FPGA的系統更具優勢。您可以思考一下該特性的用途。
SYSMON 可用於基於簡單狀態機的設計，並可進一步擴充，在不同的應用中構成獨立的解決方案。
參考文獻
Virtex-5 System Monitor User Guide, UG192
XPS Sysmon ADC IP Core （v1.00.a） （DS620）
作者介紹
Sanjay Kulkarni是位於印度Hyderabad的 Xilinx India Technology Services Pvt. Ltd 公司所屬處理器IP開發團隊的成員。他的電子郵件信箱為sanjayk@xilinx.com。
圖文說明
圖1： 系統監測器（SYSMON硬巨集部件）的方塊圖。
圖2 ：利用Virtex-5 FPGA來進行系統監測。
圖3： 使用Xilinx ISE工具中的系統監測器精靈來配置SYSMON。
圖4：透過JTAG介面和chip scope工具存取SYSMON。
圖5： 讓Virtex-5 FPGA系統監測器功能不發揮作用。
Click here for the illustrations:
Figure 1, Figure 2, Figure 3, Figure 4, Figure 5
